“黄普嵩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体器件及其制造方法-CN202310896531.2有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-07-21 - 公布日： 2023-10-17 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制作方法，属于半导体技术领域。所述半导体器件包括：衬底；栅极结构，设置在所述衬底上；侧墙结构，设置在所述栅极结构的两侧；凹部，设置在所述侧墙结构两侧的所述衬底内以及所述栅极结构上；掺杂层，设置在所述凹部上，或所述凹部暴露的所述衬底和所述栅极结构内；补偿层，设置在所述掺杂层上；以及源极和漏极，设置在所述栅极结构两侧的所述补偿层内。通过本发明提供的一种半导体器件及其制作方法，可减少半导体器件的漏电，提高半导体器件的性能。
一种半导体器件及其制造方法

[发明专利]一种半导体器件及其制作方法-CN202310753018.8有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-06-26 - 公布日： 2023-10-13 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种半导体器件及其制作方法，属于半导体技术领域，所述半导体器件包括：衬底，所述衬底包括多个有源区，相邻所述有源区之间设置浅沟槽隔离结构，所述有源区靠近所述浅沟槽隔离结构的边缘为圆角；沟道掺杂区，设置在所述有源区内，且所述沟道掺杂区在所述有源区边缘的深度，与所述沟道掺杂区在所述有源区中心的深度相等；以及栅极结构，设置在所述沟道掺杂区上。通过本发明提供的一种半导体器件及其制作方法，提高半导体器件的电学性能。
一种半导体器件及其制作方法

[发明专利]一种半导体结构及其制备方法-CN202311055742.X在审
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-08-22 - 公布日： 2023-09-22 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种半导体结构，包括：衬底；栅极结构，形成于所述衬底上；侧墙结构，形成于所述衬底上，所述侧墙结构包括多个侧墙层，所述侧墙层位于所述栅极结构的外围；以及源极结构与漏极结构，形成于所述衬底上，所述源极结构与所述漏极结构位于所述侧墙结构的两侧；其中，相邻两个所述侧墙结构之间的间距大于所述源极结构和/或所述漏极结构的长度。通过本发明公开的一种半导体结构及其制备方法，能够提高半导体结构的可靠性。
一种半导体结构及其制备方法

[发明专利]一种半导体存储器件及其制作方法-CN202311049900.0在审
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-08-21 - 公布日： 2023-09-19 - 主分类号： H01L29/10 文献下载
摘要：本发明公开了一种半导体存储器件及其制作方法，属于半导体技术领域，所述半导体存储器件包括：衬底，所述衬底包括第一半导体层、埋氧层和第二半导体层，所述第一半导体层设置在所述埋氧层上，所述埋氧层设置在所述第二半导体层上；栅极结构，设置在所述第一半导体层上；源掺杂区，设置在所述栅极一侧的所述衬底上；漏掺杂区，设置在所述栅极另一侧的所述衬底上；以及空隙区，设置在所述漏掺杂区下方的所述第二半导体层中，并朝所述栅极结构下方延伸，所述空隙区与所述栅极结构交叠预设长度。通过本发明提供的一种半导体存储器件及其制作方法，提高半导体存储器件的性能。
一种半导体存储器件及其制作方法

[发明专利]一种集成半导体器件及其制作方法-CN202311061702.6在审
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-08-23 - 公布日： 2023-09-19 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种集成半导体器件及其制作方法，属于半导体技术领域，所述集成半导体器件包括：衬底，且所述衬底包括第一区域和第二区域；栅极介质层，设置在所述衬底上；多个金属硅化物栅极，设置在所述栅极介质层上，所述金属硅化物栅极与所述栅极介质层的界面处设置有掺杂离子；第一重掺杂区，设置在所述第一区域上所述金属硅化物栅极的两侧；以及第二重掺杂区，设置在所述第二区域上所述金属硅化物栅极的两侧，且所述第一重掺杂区和所述第二重掺杂区的掺杂类型相反。通过本发明提供的一种集成半导体器件及其制作方法，简化制作工艺，提高集成半导体器件的性能。
一种集成半导体器件及其制作方法

[发明专利]一种半导体结构及其制作方法-CN202310750128.9有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-06-25 - 公布日： 2023-09-19 - 主分类号： H01L23/522 文献下载
摘要：本发明公开了一种半导体结构及其制作方法，属于半导体技术领域。所述半导体结构至少包括：衬底；至少两个第一类型半导体器件，设置在所述衬底上，每个所述第一类型半导体器件包括栅极和掺杂区，所述掺杂区设置在所述栅极两侧的所述衬底中，且所述掺杂区包括共享掺杂区，所述共享掺杂区位于两个所述第一类型半导体器件之间；以及应力释放沟槽，位于在所述共享掺杂区覆盖的所述衬底中。通过本发明提供的半导体结构及其制作方法，可提高半导体结构的性能。
一种半导体结构及其制作方法

[发明专利]一种半导体器件及其制造方法-CN202311056577.X在审
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-08-22 - 公布日： 2023-09-15 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，所述半导体器件至少包括：衬底，衬底包括多个第一有源区和多个第二有源区，且第一有源区和第二有源区的掺杂类型不同；多晶硅层，设置在第一有源区上和第二有源区上；侧墙结构，设置在衬底上，且侧墙结构贴覆在多晶硅层的侧壁上，其中，位于第一有源区上的侧墙结构具有第一厚度，位于第二有源区上的侧墙结构具有第二厚度，且第一厚度小于第二厚度；源漏掺杂区，设置在第一有源区中，且源漏掺杂区分布在多晶硅层的两侧；以及张应力膜，覆盖在衬底上、多晶硅层上和侧墙结构上。本发明提供了一种半导体器件及其制造方法，能够提升半导体器件的整体效能。
一种半导体器件及其制造方法

[发明专利]一种半导体结构及其制备方法-CN202310544767.X有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-05-16 - 公布日： 2023-09-12 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体结构及其制备方法，包括：衬底；氧化层，沉积于所述衬底的表面，所述氧化层上形成多个有源槽；多个隔离槽，形成于所述衬底中，所述隔离槽与所述有源槽相对应；以及有源区材料，形成于所述有源槽中，并与所述衬底相接，且相邻所述有源区材料之间完全隔离；其中，所述有源区材料靠近所述衬底的侧面的面积表示为第一面积，所述有源区材料远离所述衬底的侧面的面积表示为第二面积，所述第一面积小于所述第二面积。通过本发明公开的一种半导体结构及其制备方法，能够防止有源区材料出现漏电的情况。
一种半导体结构及其制备方法

[发明专利]一种集成半导体器件及其制造方法-CN202310579783.2有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-05-23 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种集成半导体器件及其制造方法，属于半导体技术领域，且所述集成半导体器件包括：衬底，所述衬底包括并列设置的第一有源区和第二有源区；第一掺杂区，设置在所述第一有源区内；第二掺杂区，设置在所述第一掺杂区上；第三掺杂区，设置在所述第二有源区内；掺杂外延层，设置在所述第三掺杂区上；外延层，设置在所述掺杂外延层和所述第一有源区上；栅极结构，设置在所述外延层上；以及重掺杂区，设置在所述栅极结构的两侧。通过本发明提供的一种集成半导体器件及其制造方法，可抑制随机掺杂涨落所造成的阈值电压波动，提升集成半导体器件的性能。
一种集成半导体器件及其制造方法

[发明专利]一种半导体集成器件及其制作方法-CN202310760445.9有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-06-27 - 公布日： 2023-09-12 - 主分类号： H10B10/00 文献下载
摘要：本发明公开了一种半导体集成器件及其制作方法，属于半导体技术领域。所述半导体集成器件包括：衬底，且所述衬底上设置有驱动晶体管、负载晶体管和传输晶体管；凹部，设置在所述衬底中，且所述凹部位于所述驱动晶体管和所述负载晶体管的有源区所在的所述衬底中；第一外延层，设置在所述凹部中；以及第二外延层，设置在所述凹部中，所述第二外延层位于所述第一外延层上，且所述第一外延层的晶格常数大于所述第二外延层的晶格常数。通过本发明提供的一种半导体集成器件及其制作方法，可提高半导体集成器件的性能和稳定性。
一种半导体集成器件及其制作方法

[发明专利]一种半导体结构及其制作方法-CN202310491659.0有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-05-05 - 公布日： 2023-09-12 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种半导体结构及其制作方法，属于半导体制造技术领域。所述半导体结构至少包括：衬底；栅介质层，设置在所述衬底上；栅极，设置在所述栅介质层上；以及侧墙，覆盖所述栅极的侧壁，且所述侧墙包括第一子层和第二子层，所述第一子层覆盖所述栅极的侧壁和靠近所述栅极的部分所述衬底，所述第二子层覆盖所述第一子层，且在靠近所述衬底的一侧，所述第二子层设置有凸部。通过本发明提供的半导体结构及其制作方法，可提高半导体结构的质量和性能。
一种半导体结构及其制作方法

[发明专利]一种半导体集成器件及其制作方法-CN202310579787.0有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-05-23 - 公布日： 2023-09-12 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种半导体集成器件及其制作方法，属于半导体技术领域。所述半导体集成器件包括：衬底，所述衬底包括第一区域和第二区域；硅锗单晶层，设置在所述第一区域和所述第二区域上；第一掺杂区，设置在所述第二区域内，所述第一掺杂区由所述硅锗单晶层远离所述衬底表面的一侧，向所述衬底内延伸；第二掺杂区，设置在所述第一区域内，且所述第二掺杂区覆盖所述硅锗单晶层；外延层，设置在所述第一区域的所述硅锗单晶层上；栅极介质层，设置在所述外延层和所述硅锗单晶层上；多个栅极结构，设置在所述栅极介质层上；重掺杂区，设置在所述栅极结构的两侧。通过本发明提供的一种半导体集成器件及其制作方法，提高半导体集成器件的均匀性和良率。
一种半导体集成器件及其制作方法

[发明专利]一种半导体器件及其制作方法-CN202310579799.3有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-05-23 - 公布日： 2023-09-12 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种半导体器件及其制作方法，属于半导体技术领域。所述半导体器件包括：衬底，所述衬底包括第一器件区和第二器件区；第一沟道掺杂区，设置在所述第二器件区内；第二沟道掺杂区，设置在所述第一器件区内；外延层，设置在所述第一沟道掺杂区或所述第二沟道掺杂区上；栅极介质层，设置在所述外延层和所述衬底上；多个栅极结构，设置在所述栅极介质层上；以及重掺杂区，设置在所述栅极结构的两侧。通过本发明提供的一种半导体器件及其制作方法，能够提高半导体器件的性能，并降低生产成本。
一种半导体器件及其制作方法

[发明专利]一种半导体结构的制作方法-CN202310744863.9有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-06-25 - 公布日： 2023-09-12 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种半导体结构的制作方法，属于半导体制作技术领域。所述制作方法至少包括：提供一衬底，并在所述衬底上形成栅极；在栅极两侧形成第一侧墙，第一侧墙包括第一子层和第二子层；向所述第一侧墙两侧的衬底中注入第一类型离子，形成源掺杂区和漏掺杂区，并移除所述第二子层；在栅极和所述衬底上形成应力层，通过热处理将应力层中的应力传导至导电沟道；向所述衬底中注入碳离子，形成预掺杂区；向所述衬底中注入所述第一类型离子，形成轻掺杂漏结构；在所述栅极和所述衬底上形成硬掩模版层，并通过退火激活掺杂离子；在所述第一子层两侧形成第三子层，形成第二侧墙。通过本发明提供的半导体结构的制作方法，可提高半导体结构的性能。
一种半导体结构制作方法

[发明专利]半导体装置及其制作方法-CN202310677390.5有效
发明人：陈兴;黄普嵩 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-06-09 - 公布日： 2023-09-08 - 主分类号： H10B10/00 文献下载
摘要：本发明提供一种半导体装置及其制作方法。所述制作方法中，先形成条状多晶硅，得到PMOS晶体管和NMOS晶体管的栅极，对NMOS晶体管的栅极的n型离子注入在形成栅极侧墙后进行，以避免形成条状多晶硅并对刻蚀后的多晶硅层表面进行氧化处理的热过程、LDD注入后退火的热过程以及形成栅极侧墙的热过程对NMOS晶体管的栅极内的掺杂离子的影响，降低由于掺杂离子扩散到PMOS晶体管一侧而引起半导体装置性能下降的风险。所述半导体装置采用上述半导体装置的制作方法形成，其中由于离子扩散而导致PMOS晶体管和NMOS晶体管阈值电压发生变化的风险较低，可以提升所述半导体装置的性能。
半导体装置及其制作方法

1
2
下一页»
尾页
共 27 条