|
|
钻瓜专利网为您找到相关结果 17个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体存储装置及其控制方法-CN201910093774.6有效
-
加藤竜也;嶋田裕介;荒井史隆
-
铠侠股份有限公司
-
2019-01-30
-
2023-10-03
-
H10B43/27
- 实施方式涉及一种半导体存储装置及其控制方法。实施方式的半导体存储装置的控制方法是在半导体存储装置中，对第2导电层施加小于第1电压的第2电压，且对第3导电层施加大于第1电压的第3电压，从而从存储单元读出数据，所述半导体存储装置使用：衬底；板状的第1导电层，与衬底隔开且与衬底面平行地设置在衬底上；板状的第2导电层，与第1导电层隔开且与衬底面平行地设置在第1导电层上；板状的第3导电层，与第2导电层隔开且与衬底面平行地设置在第2导电层上；绝缘体，贯通第1、第2及第3导电层地设置；沟道体，设置在第1、第2及第3导电层与绝缘体之间，且延伸到衬底面；及存储单元，设置在第1导电层与沟道体之间且具有电荷储存膜。
- 半导体存储装置及其控制方法
- [发明专利]半导体存储装置及其驱动方法-CN201810046603.3有效
-
嶋田裕介;荒井史隆;加藤竜也
-
铠侠股份有限公司
-
2018-01-17
-
2023-09-05
-
H10B43/40
- 本发明的实施方式提供一种读出动作时的接通电流大的半导体存储装置及其驱动方法。实施方式的半导体存储装置具备共用通道且相互并联连接的第1及第2NAND串。当从属于所述第1NAND串的第1存储单元中读出值时，对属于所述第1NAND串的第2存储单元的栅极施加第1电位，对属于所述第2NAND串且和所述第1存储单元对向的第3存储单元的栅极施加第2电位，并对和所述第2存储单元对向的第4存储单元的至少一个栅极施加所述第1电位，使所述第1存储单元的栅极电位在所述第2电位和所述第1电位之间摆动。所述第2电位和所述第1配线的电位的电位差的绝对值，小于所述第1电位和所述第1配线的电位的电位差的绝对值。
- 半导体存储装置及其驱动方法
- [发明专利]半导体存储装置-CN201710664482.4有效
-
加藤竜也;村越笃;荒井史隆
-
东芝存储器株式会社
-
2017-08-04
-
2021-12-03
-
H01L27/11526
- 本发明的实施方式提供一种高集成度的半导体存储装置。实施方式的半导体存储装置具备：第1电极膜及第2电极膜，沿着第1方向及第2方向扩展；第1绝缘板，沿着第2方向上相互隔开的两列而配置，在各列中沿着第1方向间断地配置；第2绝缘板，设置于两列间，沿着n列而配置，在各列中沿着第1方向间断地配置；第3绝缘板，设置于两列中的一列与由第2绝缘板组成的列之间，沿着第1方向间断地配置；第1绝缘部件，设置于第1绝缘板与第3绝缘板之间；以及第2绝缘部件，设置于第2绝缘板与第3绝缘板之间。第1电极膜在两列间被分割为两个部分。第2电极膜在两列间被分割为{(n+1)×2}个部分。
- 半导体存储装置
- [发明专利]半导体存储器-CN201580077508.4有效
-
坂本渉;加藤竜也;渡边优太;関根克行;岩本敏幸;荒井史隆
-
东芝存储器株式会社
-
2015-03-09
-
2020-11-10
-
H01L27/11556
- 本发明实施方式的半导体存储器具备：第1及第2半导体柱，在第1方向延伸，并且沿着相对于所述第1方向交叉的第2方向排列；第1及第2配线，设置在所述第1半导体柱与所述第2半导体柱之间，并且在相对于所述第1方向及所述第2方向这两者交叉的第3方向延伸；第1电极，设置在所述第1半导体柱与所述第1配线之间；第2电极，设置在所述第2半导体柱与所述第2配线之间；第3及第4配线，在所述第2方向延伸，并且分别通过所述第1半导体柱的正上方区域及第2半导体柱的正上方区域这两者；第1接触件，相接于所述第1半导体柱，并且连接在所述第3配线；以及第2接触件，相接于所述第2半导体柱，并且连接在所述第4配线。
- 半导体存储器
|
