“H10B12/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易_钻瓜专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果909个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN202211404076.1在审
发明人：金承焕 -专利权人：爱思开海力士有限公司
申请日： 2022-11-10 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件可以包括：字线叠置件，该字线叠置件在衬底之上；多个支撑件，多个支撑件包括竖向地延伸的阻挡间隔件以支撑字线叠置件；以及电容器的储存节点，该储存节点被横向地设置在支撑件之间。
半导体器件及其制造方法

[发明专利]一种存储器及其制造方法、存储器系统-CN202310438757.8在审
发明人：华文宇;刘藩东;崔胜奇;胡宽;汪亚 -专利权人：芯盟科技有限公司
申请日： 2023-04-21 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例提供一种存储器及其制造方法、存储器系统。该制造方法包括：提供半导体层，半导体层内设置有多个平行于第一方向的栅结构和位于相邻的栅结构之间且平行于第一方向的初始隔离结构，初始隔离结构包括填充满隔离凹槽的初始牺牲层；第一方向平行于半导体层表面；在半导体层上形成具有第一开口的光刻胶层；隔离凹槽包括相连通的至少一个第一凹槽和至少一个第二凹槽，光刻胶层的第一开口暴露出第一凹槽内的初始牺牲层的表面，光刻胶层覆盖第二凹槽内的初始牺牲层的表面；利用第一刻蚀工序刻蚀第一凹槽内的初始牺牲层，以形成第一牺牲层；去除光刻胶层；利用第二刻蚀工序刻蚀第一凹槽内的第一牺牲层和第二凹槽内的初始牺牲层。
一种存储器及其制造方法系统

[发明专利]半导体结构及其制作方法以及存储器-CN202310268624.0在审
发明人：蓝天;华文宇 -专利权人：芯盟科技有限公司
申请日： 2023-03-14 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例公开了一种半导体结构及其制作方法，所述半导体结构包括：半导体层；多个第一掺杂区，位于所述半导体层中；本征区，位于所述半导体层中；沿第一方向相邻的两个所述第一掺杂区被所述本征区隔断；所述第一方向平行于所述半导体层表面；多个晶体管，位于所述半导体层的一侧，所述晶体管沿着第二方向延伸，所述第二方向垂直于所述半导体层表面；所述晶体管的第一有源区与所述第一掺杂区电连接；所述第一有源区与所述第一掺杂区的掺杂类型相同，所述第一掺杂区的掺杂浓度大于所述第一有源区的掺杂浓度；位线，位于所述半导体层远离所述晶体管的一侧，所述位线电连接每一个所述第一掺杂区。
半导体结构及其制作方法以及存储器

[发明专利]制作半导体器件的方法-CN202211678710.0在审
发明人：李允雅;朴相郁;尹铉喆;李承宰;李埈圭;李灿旻;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-12-26 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：一种制作半导体器件的方法包括：在衬底的第一区域和第二区域上形成绝缘层和外围结构，在所述绝缘层和所述外围结构上形成第一掩膜层和第二掩膜层，图案化所述第一掩膜层和第二掩膜层以在所述第一区域和所述第二区域上形成第一掩膜结构和第二掩膜结构，使用所述第一掩膜结构和所述第二掩膜结构作为蚀刻掩膜蚀刻所述绝缘层以形成绝缘图案，在所述第一区域上在相邻绝缘图案之间的空间中形成牺牲层，通过干蚀刻工艺去除所述第一区域上的所述第二掩膜图案，在去除在所述第一区域上的所述第二掩膜图案之后，在所述第二区域上的所述第二掩膜层的表面上形成抗氧化层，以及通过湿蚀刻工艺去除具有所述抗氧化层的所述第二掩膜层。
制作半导体器件方法

[发明专利]半导体结构的制备方法-CN202310508116.5在审
发明人：王晓玲;王倩 -专利权人：长鑫存储技术有限公司
申请日： 2023-05-06 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本申请实施例涉及一种半导体结构的制备方法。该方法包括提供形成有若干第一隔离结构及位于相邻第一隔离结构之间的第一沟槽的基底，第一隔离结构沿第一方向延伸；于第一沟槽中形成叠层材料结构，叠层材料结构包括自基底向上依次叠置的导电材料层、第一牺牲材料层、第二牺牲材料层；于基底上形成贯穿叠层材料结构的若干第二沟槽，第二沟槽沿第二方向延伸，且第二沟槽的顶部尺寸大于第二沟槽的底部尺寸；于第二沟槽中形成第二隔离结构；其中，第二牺牲材料层的刻蚀速率大于第一牺牲材料层的刻蚀速率，且大于导电材料层的刻蚀速率，第二方向与第一方向相交。
半导体结构制备方法

[发明专利]半导体器件及其制造方法-CN202211402119.2在审
发明人：宋在熹;李东炫;朴京雄;朴哲焕;任基彬 -专利权人：爱思开海力士有限公司
申请日： 2022-11-10 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本公开涉及半导体器件及其制造方法。半导体器件包括：下电极；支撑部，其支撑下电极的外壁；电介质层，其形成在下电极和支撑部上；上电极，其在电介质层上；第一界面层，其被设置在下电极和电介质层之间并且在下电极和支撑部之中选择性地形成在下电极的表面上；以及第二界面层，其被设置在电介质层和上电极之间，其中，第一界面层是接触下电极的金属氧化物和接触电介质层的金属氮化物的堆叠。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202211426341.6在审
发明人：权世汉 -专利权人：爱思开海力士有限公司
申请日： 2022-11-14 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本公开涉及半导体器件及其制造方法。半导体器件可以包括：半导体柱，其包括面向彼此的第一侧壁和第二侧壁；位线，其与所述半导体柱的下部耦接；电容器，其与所述半导体柱的上部耦接；体线，其与所述半导体柱的所述第一侧壁耦接；以及垂直字线，其设置在所述半导体柱的所述第二侧壁之上。
半导体器件及其制造方法

[发明专利]半导体装置及其制造方法-CN202211399601.5在审
发明人：金承焕 -专利权人：爱思开海力士有限公司
申请日： 2022-11-09 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：一种制造半导体器件的方法包括：通过在下部结构之上交替地堆叠多个半导体层和多个牺牲半导体层来形成堆叠体；通过刻蚀堆叠体来形成开口；通过经由开口刻蚀半导体层和牺牲半导体层，形成多个有源层和多个横向凹部；形成部分地填充横向凹部并接触有源层的牺牲电介质层；以及利用字线来替代牺牲电介质层。
半导体装置及其制造方法

[发明专利]半导体装置和包括其的数据存储系统-CN202211710689.8在审
发明人：禹映范;任峻成;金俊亨;李昇珉 -专利权人：三星电子株式会社
申请日： 2022-12-29 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：提供一种半导体装置和数据存储系统。半导体装置包括形成将位线或字线与上连接图案彼此电连接的信号路径的接触插塞，下绝缘结构包括第一绝缘部分和第二绝缘部分；接触插塞穿透第二绝缘部分并接触上连接图案；第一绝缘部分包括第一下层和第二下层，第二下层具有小于第一下层的厚度；第二绝缘部分包括接触第二下层并覆盖上连接图案的上表面的一部分的第一上层以及在第一上层上的第二上层，第二上层具有大于第一上层的厚度；并且第二下层和第一上层的材料不同于第一下层和第二上层的材料。
半导体装置包括数据存储系统

[发明专利]半导体结构的制造方法及半导体结构-CN202310553591.4在审
发明人：杨蒙蒙 -专利权人：长鑫存储技术有限公司
申请日： 2023-05-15 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例提供一种半导体结构的制造方法及半导体结构，半导体结构的制造方法包括：提供位于基底上的堆叠结构，堆叠结构包括交替设置的牺牲层和有源层，且包括依次邻接的第一部分、第三部分和第二部分；图形化第一部分和第二部分中的有源层，且去除这两个部分中的牺牲层，第一部分和第二部分中剩余有源层分别构成多个第一有源柱和第二有源柱；形成填充满相邻第一有源柱之间以及相邻第二有源柱之间的间隙的第一填充层；图形化第三部分中的有源层，且去除此部分中的牺牲层，剩余有源层构成多个第三有源柱，第三有源柱接触第一有源柱和第二有源柱；形成填充满相邻第三有源柱之间间隙的第二填充层。本公开实施例有利于解决半导体结构的漏电问题。
半导体结构制造方法

[发明专利]具有垂直晶体管和堆叠存储单元的存储器器件及其形成方法-CN202180004073.6在审
发明人：赵冬雪;杨涛;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：在某些方面中，一种存储器器件包括：垂直晶体管，垂直晶体管包括在第一方向上延伸的半导体主体；堆叠体结构，堆叠体结构包括各自垂直于第一方向延伸的交错的电介质层和导电层；电极层，电极层包括导电材料并且耦合到半导体主体的第一端部；以及存储层，存储层在电极层之上。电极层和存储层在第一方向上延伸穿过堆叠体结构。
具有垂直晶体管堆叠存储单元存储器器件及其形成方法

[发明专利]半导体结构的形成方法-CN202110924245.3有效
发明人：曹新满;夏军 -专利权人：长鑫存储技术有限公司
申请日： 2021-08-12 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：一种半导体结构的形成方法，在基底上形成金属层后，在金属层上形成掩膜层；在掩膜层上形成第一光刻胶层；对第一光刻胶层第一曝光后进行第一双重显影，形成若干分立的沿第一方向延伸的第一光刻胶图形；以第一光刻胶图形为掩膜，刻蚀掩膜层，在掩膜层中形成若干的第一掩膜图形；在第一掩膜图形上形成填充层；在填充层上形成第二光刻胶层；对所述第二光刻胶层第二曝光后进行第二双重显影，形成若干分立的沿第二方向延伸的第二光刻胶图形；以第二光刻胶图形为掩膜，刻蚀第一掩膜图形，将第一掩膜图形断开为若干分立的块状掩膜图形；以块状掩膜图形为掩膜，刻蚀所述金属层，形成若干分立的块状金属垫。本申请形成的金属接触垫宽窄尺寸较均匀，对称性较好。
半导体结构形成方法

[发明专利]双面电容结构及其形成方法-CN202010199381.6有效
发明人：胡文佳;吴晗;陆勇 -专利权人：长鑫存储技术有限公司
申请日： 2020-03-20 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种双面电容结构及其形成方法。所述双面电容结构的形成方法包括如下步骤：提供一基底，所述基底包括衬底、位于所述衬底内的多个电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的多个电容孔，所述叠层结构包括交替堆叠的牺牲层和支撑层；依次形成第一电极层、第一电介质层和第二电极层于所述电容孔的内壁；形成第一导电填充层于所述电容孔内；形成封闭所述电容孔的辅助层；去除部分所述辅助层、若干层所述支撑层和所述牺牲层，暴露所述第一电极层；形成第二电介质层和第三电极层。本发明减少甚至是避免了电极坍塌和倾覆的风险，同时还有助于增大双面电容结构的电容值。
双面电容结构及其形成方法

[发明专利]动态随机存取存储器及其制作方法-CN202110587180.8有效
发明人：许耀光;朱贤士;周运帆;童宇诚;王超雄 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-05-27 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了一种动态随机存取存储器，包括一衬底，复数个第一有源区域设置在该衬底上，沿着一第一方向端部对端部排列并且沿着一第二方向互相平行，其中该第一方向垂直于该第二方向。复数个第二有源区域设置在该第一有源区域之间并且沿着该第一方向端部对端部排列，其中该第二有源区域各自包括邻近该第二有源区域与该第一有源区域之间的一第一沟槽的一第一侧壁以及邻近该第一有源区域的端部之间的一第二沟槽的一第二侧壁，其中于沿着该第二方向的一剖面图中，该第一侧壁的一第一倾角大于该第二侧壁的一第二倾角。
动态随机存取存储器及其制作方法

[发明专利]半导体器件和包括该半导体器件的半导体封装-CN201711144300.7有效
发明人：刘希昱;李垣哲 -专利权人：三星电子株式会社
申请日： 2017-11-17 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：本发明提供了一种半导体器件和包括该半导体器件的半导体封装，该半导体器件包括能够保证容量并表现出改善的可靠性的电容器。该半导体器件包括：基板，具有单元块；多个电容器，在基板的单元块中并具有第一电极；以及支撑图案，接触该多个电容器的第一电极的侧壁并支撑该多个电容器，其中支撑图案包括上支撑图案，该上支撑图案包括：第一上图案，具有在单元块中连接为整体的板状结构；和第二上图案，接触第一上图案的底表面并具有比第一上图案的底表面小的面积的顶表面，上支撑图案接触第一电极的上端的侧壁。
半导体器件包括半导体封装

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top