“H01L27/1159”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果101个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN201711218990.6有效
发明人：涂国基;杨仁盛;石昇弘;翁烔城;朱文定 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-28 - 公布日： 2020-12-29 - 主分类号： H01L27/1159 文献下载
摘要：本发明的实施例提供了一种半导体器件，包括存储器电路和逻辑电路。存储器电路包括字线、位线、公共线和具有连接至字线的栅极、连接至位线的漏极和连接至公共线的源极的存储器晶体管。逻辑电路包括具有栅极、漏极和源极的场效应晶体管(FET)。存储器晶体管具有形成在栅极介电层上的栅电极层，并且栅极介电层包括第一绝缘层和第一铁电(FE)材料层。FET具有形成在栅极介电层上的栅电极层，以及栅极介电层包括第二绝缘层和第二FE材料层。本发明的实施例还提供了形成该半导体器件的方法。
半导体器件及其制造方法

[发明专利]半导体存储装置、积和计算装置以及电子设备-CN201980021556.X在审
发明人：塚本雅则 -专利权人：索尼半导体解决方案公司
申请日： 2019-02-27 - 公布日： 2020-11-06 - 主分类号： H01L27/1159 文献下载
摘要：[问题]为了提供使得可以进一步增加存储器单元的集成度和密度的半导体存储装置、积和计算装置以及电子设备。[解决方案]一种半导体存储装置，设置有：第一晶体管，其中第一栅极电极设置在设置有源极或漏极区域的活性化区域上，铁电膜插入在第一栅极电极与活性化区域之间；以及第二晶体管，其中源极或漏极区域设置在第一栅极电极上设置的活性化层上，并且第二栅极电极设置在活性化层上，绝缘膜插入在活性化层和第二栅极电极之间。
半导体存储装置计算以及电子设备

[发明专利]半导体存储装置和乘法累加器-CN201980021557.4在审
发明人：奥野润;菅谷文孝;塚本雅则 -专利权人：索尼半导体解决方案公司
申请日： 2019-03-12 - 公布日： 2020-11-06 - 主分类号： H01L27/1159 文献下载
摘要：[问题]为了提供能够将充足的电压施加到铁电电容器并且适合于高集成度的半导体存储装置和乘法累加器。[解决方案]该半导体存储装置设置有：晶体管；和铁电电容器，所述铁电电容器通过将铁电构件夹在一对导电构件之间而形成，这一对导电材料中的一个电连接到晶体管的栅极电极，其中晶体管的沟道涉及到多个表面三维地形成。
半导体存储装置乘法累加器

[发明专利]一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺-CN201810348937.6有效
发明人：廖佳佳;曾斌建;彭强祥;廖敏;周益春 -专利权人：湘潭大学
申请日： 2018-04-18 - 公布日： 2020-11-03 - 主分类号： H01L27/1159 文献下载
摘要：本发明提供一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺，通过在源/漏区以及绝缘层形成之前，通过硅表面平坦化技术，优化器件制备工艺，从而达到提高绝缘层质量，改善绝缘层与硅界面，提高氧化铪基铁电栅场效应晶体管存储器抗疲劳性能的效果。
一种疲劳铁电栅场效应晶体管存储器制备工艺

[发明专利]一种三维铁电存储器及其制造方法-CN201910227937.5有效
发明人：霍宗亮;李春龙;邹兴奇;洪培真;张瑜;靳磊 -专利权人：中国科学院微电子研究所
申请日： 2019-03-25 - 公布日： 2020-11-03 - 主分类号： H01L27/1159 文献下载
摘要：本发明提供了一种三维铁电存储器及其制造方法，包括：在衬底表面形成堆叠层，堆叠层包括多层交替排布的氧化硅层和多晶硅层；对堆叠层第一侧和第二侧的侧壁进行刻蚀，并在堆叠层的中间区域形成贯穿堆叠层的沟道孔，第一侧和第二侧为堆叠层相对的两个侧面；在沟道孔侧壁以及第一侧和第二侧的侧壁依次形成介质层和铁电层，铁电层的材料为掺杂的氧化铪；在沟道孔侧壁、第一侧和第二侧的侧壁以及堆叠层的顶部形成栅极层，并对栅极层进行刻蚀，形成在第三侧指向第四侧的方向上相互隔绝的多个栅极，第三侧和第四侧为堆叠层另外两个相对的侧面。由于铁电层的材料为掺杂的氧化铪，因此，可以减小三维存储器的工作电压，提高三维存储器的反复擦写能力。
一种三维存储器及其制造方法

[发明专利]一种三维铁电场效应晶体管存储单元、存储器及制备方法-CN202010624191.4在审
发明人：曾斌建;周益春;廖敏 -专利权人：湘潭大学
申请日： 2020-06-30 - 公布日： 2020-10-20 - 主分类号： H01L27/1159 文献下载
摘要：一种三维铁电场效应晶体管存储单元、存储器及制备方法，该存储单元包括：栅电极层(4)；所述栅电极层(4)的厚度方向上设置有贯穿的第一通孔(14)；从所述第一通孔(14)的内壁向靠近轴线的方向上，依次覆盖有第一介质层(9)、铁电薄膜层(10)、第二介质层(11)和沟道层(12)；所述第一介质层(9)和第二介质层(11)均为绝缘材质，用于避免所述铁电薄膜层(10)与所述栅电极层(4)和沟道层(12)接触。该存储单元中，铁电薄膜层(10)不与栅电极(4)和沟道层(12)接触，避免了界面反应和元素扩散，从而保证了铁电薄膜层(10)和存储单元的质量和性能，减小了存储器中各存储单元之间的差异性，提高存储器的可靠性。
一种三维电场效应晶体管存储单元存储器制备方法

[发明专利]半导体器件及其制造方法-CN201610080104.7有效
发明人：申完哲 -专利权人：爱思开海力士有限公司
申请日： 2016-02-04 - 公布日： 2020-10-02 - 主分类号： H01L27/11597 文献下载
摘要：本公开可以提供一种具有三维存储器件的半导体器件，该三维存储器件具有改进的性能和可靠性。该器件可以包括管栅，管栅具有嵌入在所述管栅中的管沟道膜。该器件可以包括源极侧沟道膜和漏极侧沟道膜，源极侧沟道膜和漏极侧沟道膜分别耦接至管沟道膜的两端。该器件可以包括层间绝缘膜和导电图案，层间绝缘膜和导电图案交替层叠且设置在管栅之上，交替层叠的层间绝缘膜和导电图案围绕源极侧沟道膜和漏极侧沟道膜。该器件可以包括狭缝，狭缝设置在漏极侧沟道膜和源极侧沟道膜之间并且将交替层叠的层间绝缘膜和导电图案划分为源极侧层叠和漏极侧层叠，狭缝在邻近于管栅的狭缝底部处具有圆形形状。
半导体器件及其制造方法

[发明专利]一种铁电存储单元-CN202010489524.7在审
发明人：彭强祥;胡万清;廖敏;周益春;曾斌建 -专利权人：湘潭大学
申请日： 2020-06-02 - 公布日： 2020-09-04 - 主分类号： H01L27/11592 文献下载
摘要：一种铁电存储单元，包括：铁电栅场效应晶体管和选通管(11)，铁电栅场效应晶体管包括：衬底(1)，衬底(1)的源区设置有漏电极(10)和源电极(9)；在衬底(1)的绝缘区上依次垂直延伸有栅绝缘层(4)、浮栅电极层(5)、铁电层(6)、控制栅电极层(7)；选通管(11)设置在浮栅电极(5)和源电极(9)之间；当控制栅电极层(7)进行擦写工作时，选通管(11)打开并接地，防止电荷从衬底(1)隧穿进入栅绝缘层(4)和铁电层(6)，避免信号写入和擦除动作过程中绝缘层承载较大的电压降，从而减小铁电层存储信号改变过程中导致的电子隧穿失效影响，提高铁电栅场效应晶体管的可靠性。
一种存储单元

[发明专利]半导体存储器装置、电子设备和读取信息的方法-CN201880076893.4在审
发明人：塚本雅则 -专利权人：索尼半导体解决方案公司
申请日： 2018-10-10 - 公布日： 2020-07-14 - 主分类号： H01L27/1159 文献下载
摘要：[问题]提供一种半导体存储器装置，该半导体存储器装置在形成存储器单元阵列时适当地操作，同时避免由在半导体基板的表面上形成的氧化物膜引起的电压降。[解决方案]该半导体存储器装置设置有：第一晶体管；电容器，包括在其间有绝缘体的对置的一对电容器电极，电容器电极中的一个电容器电极电连接到第一晶体管的栅极电极；第二晶体管，所述第二晶体管的源极或漏极中的一个电连接到第一晶体管的源极或漏极中的一个并且电连接到电容器电极中的另一个电容器电极；以及板线，电连接到第一晶体管的栅极电极并且电连接到电容器电极中的所述一个电容器电极。
半导体存储器装置电子设备读取信息方法

[发明专利]一种基于二维材料的柔性铁电存储单元的制备方法-CN201911383391.9在审
发明人：何洪涛;周良;叶毕聪;陈平博;闫鑫 -专利权人：南方科技大学
申请日： 2019-12-28 - 公布日： 2020-05-01 - 主分类号： H01L27/1159 文献下载
摘要：本发明公开了一种基于二维材料的柔性铁电存储单元的制备方法。该制备方法包括：从WTe2晶体中剥离WTe2薄膜并转移到柔性膜片上；在WTe2薄膜表面形成源电极和漏电极；在源电极、漏电极和WTe2薄膜上形成PVDF基铁电薄膜；在PVDF基铁电薄膜上形成栅电极。在本发明实施例中，通过将剥离的WTe2薄膜转移到柔性膜片上并在WTe2薄膜上形成源电极、漏电极以及PVDF基铁电薄膜，最后在PVDF基铁电薄膜上形成栅电极，实现了在柔性膜片上基于WTe2为导电通道的柔性铁电存储单元的制备。
一种基于二维材料柔性存储单元制备方法

[发明专利]形成阵列的多个铁电场效晶体管及其形成方法-CN201911276025.3在审
发明人：杜赖·维沙克·尼马尔·拉马斯瓦米;柯尔克·D·普拉尔 -专利权人：美光科技公司
申请日： 2015-04-15 - 公布日： 2020-04-21 - 主分类号： H01L27/1159 文献下载
摘要：本申请涉及形成阵列的多个铁电场效晶体管及其形成方法。本发明揭示一种铁电场效晶体管，其包括半导电沟道，所述半导电沟道包括对置侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道延伸。揭示其它构造及方法。
形成阵列多个铁电场晶体管及其方法

[发明专利]具有铁电材料的半导体器件以及制造其的方法-CN201910911592.5在审
发明人：刘香根;李在吉;李世昊 -专利权人：爱思开海力士有限公司
申请日： 2019-09-25 - 公布日： 2020-04-21 - 主分类号： H01L27/1159 文献下载
摘要：本发明公开了一种具有铁电材料的半导体器件以及制造其的方法。提供一种半导体器件。所述半导体器件包括：衬底；设置在所述衬底上的电极层叠体，所述电极层叠体包括在垂直于所述衬底的方向上交替层叠的层间绝缘层和栅电极结构；沟槽，其穿过所述电极层叠体以暴露所述层间绝缘层和所述栅电极结构的侧壁表面；沿所述沟槽的侧壁表面设置的栅电介质层，所述栅电介质层包括铁电部分和非铁电部分；以及与所述栅电介质层相邻设置的沟道层。所述铁电部分与所述栅电极结构接触，并且所述非铁电部分与所述层间绝缘层接触。
具有材料半导体器件以及制造方法

[发明专利]三维铁电NOR型存储器-CN201910800177.2在审
发明人： D·H·莫里斯;U·E·阿维奇;I·A·扬 -专利权人：英特尔公司
申请日： 2019-08-28 - 公布日： 2020-04-07 - 主分类号： H01L27/1159 文献下载
摘要：实施例包括三维(3D)存储器，其包括NOR逻辑门，其中，NOR逻辑门包括基于铁电的晶体管。本文解决了其他实施例。
三维 nor 存储器

[发明专利]存储器结构、集成芯片和形成存储器结构的方法-CN201910609485.7在审
发明人：陈姿妤;涂国基;朱文定;才永轩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-08 - 公布日： 2020-03-10 - 主分类号： H01L27/1159 文献下载
摘要：在一个实施例中，本发明涉及存储器结构。存储器结构具有设置在衬底内的源极区和漏极区。选择栅极设置在源极区和漏极区之间的衬底上方。铁电随机存取存储器(FeRAM)器件设置在选择栅极和源极区之间的衬底上方。FeRAM器件包括布置在衬底和导电电极之间的铁电材料。本发明的实施例还涉及存储器结构、集成芯片和形成存储器结构的方法。本发明的实施例还涉及嵌入式铁电存储器单元。
存储器结构集成芯片形成方法

[实用新型]逻辑存储器件-CN201821675985.8有效
发明人：叶建国 -专利权人：叶建国
申请日： 2018-10-16 - 公布日： 2020-01-24 - 主分类号： H01L27/1159 文献下载
摘要：本申请提供一种逻辑存储存储器件及其制作方法，所述逻辑存储器存储件包括：衬底，用于承载所述逻辑存储存储器件；多铁层，所述多铁层用于产生磁电耦合效应，所述多铁层上还包括电极，以及分别位于所述多铁层与所述衬底之间和所述多铁层与所述电极之间的第一缓冲层和第二缓冲层；干涉层，包括波导区域和输出端，所述干涉层具有旋磁效应；保护层，位于干涉层的上方，保护所述干涉层；其中，所述逻辑存储存储器件通过所述多铁层的磁电耦合调控所述干涉层以实现逻辑存储功能。相比于传统的半导体器件和逻辑存储存储电路，本申请能够有效解决热损耗及静态功耗问题。
铁层逻辑存储干涉层存储器件缓冲层电极衬底磁效应磁电耦合效应半导体器件逻辑存储器波导区域磁电耦合存储电路静态功耗有效解决保护层传统的存储件热损耗输出端申请承载调控制作