“G06F7/483”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果133个，建议您升级VIP下载更多相关专利

[发明专利]规则降级处理方法、装置及系统、数据处理方法-CN201810078977.3有效
发明人：刘强;高峰 -专利权人：阿里巴巴集团控股有限公司
申请日： 2018-01-26 - 公布日： 2023-05-02 - 主分类号： G06F7/483 文献下载
摘要：本申请公开了一种规则降级处理方法、装置及系统、数据处理方法。其中，该方法包括：获取第一规则，第一规则包括至少一个表达式；从至少一个表达式中确定目标表达式，其中，目标表达式为需进行降级的表达式；执行第一规则，其中，目标表达式的执行结果为未知。本申请解决了现有技术中规则降级处理方式为不再运行该规则，对业务产生影响的技术问题。
规则降级处理方法装置系统数据处理

[发明专利]一种基于HXDSP1042处理器的浮点复数FIR优化方法-CN202010043946.1有效
发明人：苏涛;朱晨曦;张丽 -专利权人：西安电子科技大学
申请日： 2020-01-15 - 公布日： 2023-05-02 - 主分类号： G06F7/483 文献下载
摘要：本发明属于信号处理技术领域，具体涉及一种基于HXDSP1042处理器的浮点复数FIR优化方法，包括：设定浮点复数FIR的函数接口，根据HXDSP1042处理器的寄存器传参规则确定函数接口中每个函数参数对应的传参寄存器；根据每个函数参数对应的传ss参寄存器分别得到输入序列、滤波器序列、输出序列的首地址及输入序列、滤波器序列、输出序列对应的长度；对HXDSP1042处理器进行压栈保护得到压栈保护后的HXDSP1042处理器；根据输入序列、滤波器序列、输出序列对应的长度得到循环控制变量；根据循环变量对输入序列和滤波器序列进行卷积操作得到输出序列，并将输出序列存入输出序列的首地址；对压栈保护后的HXDSP1042处理器进行复位操作。具有处理性能高，应用范围广的有益效果。
一种基于 hxdsp1042 处理器浮点复数 fir 优化方法

[发明专利]基于共享浮点数型的单精度浮点数量化方法-CN202310028725.0在审
发明人：司鑫;郭安;陈禧 -专利权人：东南大学
申请日： 2023-01-09 - 公布日： 2023-04-18 - 主分类号： G06F7/483 文献下载
摘要：本发明公开了一种基于共享浮点数型的单精度浮点数量化方法，用于支持浮点型存内计算单元的加速器(宏单元)设计，该方法提出了一种共享浮点(ShareFloat)数据类型，并设计了将单精度浮点数量化成ShareFloat的方法，以支持常规神经网络在浮点型存内计算单元的加速器上的部署。与传统的单精度浮点数INT8量化算法相比，该量化算法保留了原始数据的底数和指数部分，利用全局浮点、局部定点的概念，实现了单精度浮点数在浮点型存内计算单元中的映射，提升了神经网络在基于存内计算单元加速器上的推理精度，同时支持片上的复杂推理和训练。
基于共享浮点精度数量化方法

[发明专利]浮点运算单元-CN202111188096.5在审
发明人：燕博南;范安俊逸 -专利权人：北京苹芯科技有限公司
申请日： 2021-10-12 - 公布日： 2023-04-14 - 主分类号： G06F7/483 文献下载
摘要：本发明提供了一种浮点运算单元，包括：存内计算电路，被配置为对输入数据和/或存储数据进行逻辑运算，以形成第一计算结果，其中所述输入数据和存储数据表征浮点数；以及浮点计算电路，被配置为对输入数据和/或第一计算结果进行浮点运算，以形成第二计算结果。
浮点运算单元

[发明专利]一种分段线性量化方法及相关装置-CN202211710556.0在审
发明人：裴朝科;林布德 -专利权人：深圳市欧冶半导体有限公司
申请日： 2022-12-29 - 公布日： 2023-04-11 - 主分类号： G06F7/483 文献下载
摘要：本申请公开了一种分段线性量化方法及相关装置，所述方法包括对待量化网络模型进行量化，得到候选量化模型；将所述候选量化模型量化为至少两个目标量化模型，并将所述至少两个目标量化模型部署于NPU端。本申请通过先将浮点型的待量化网络模型量化为整数型的候选量化模型，然后再通过分段量化将候选量化模型量化为多个目标量化模型，这样一方面可以保证NPU端上部署的网络模型的模型精度，又可以使得NPU无需进行浮点计算，从而可以降低对NPU端的消耗，另一方面通过反量化得到的为整数型的网络模型，不会受到NPU带宽的限制，进而可以提高其部署的网络模型的运行和计算速度。
一种分段线性量化方法相关装置

[发明专利]数据处理器、数据处理方法和电子设备-CN202210946640.6在审
发明人：王勇;陈庆澍;王京;欧阳剑;邰秀瑢 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-08-08 - 公布日： 2023-04-11 - 主分类号： G06F7/483 文献下载
摘要：本公开提供了一种数据处理器，涉及人工智能技术领域，尤其涉及深度学习、神经网络和云计算等技术领域。具体实现方案为：获取单元，配置为获取待处理数据；量化单元，配置为根据待处理数据中多个浮点数中的极值，对浮点数进行量化，得到量化数据，其中，量化数据包括浮点数的第一值和第二值；运算单元，配置为利用量化数据中浮点数的第一值和第二值进行运算处理，得到运算结果；以及输出单元，配置为输出运算结果。本公开还提供了一种数据处理方法和电子设备。
数据处理器数据处理方法电子设备

[发明专利]一种双精度浮点矩阵运算处理器及方法-CN201911181389.3有效
发明人：邹四 -专利权人：广州海格通信集团股份有限公司
申请日： 2019-11-27 - 公布日： 2023-04-11 - 主分类号： G06F7/483 文献下载
摘要：本发明公开的一种双精度浮点矩阵运算处理器，矩阵运算处理器包括控制单元接口单元、存储单元及浮点运算单元；控制单元根据运算模式进行选择，通过对浮点运算单元输入输出进行运算和存储控制；接口单元用于与嵌入式处理器交互，对嵌入式处理器发出指令进行响应并回馈状态，获取矩阵运算所需矩阵数据及放回矩阵运算结果至嵌入式处理器指定地址；存储单元包括若干个单口RAM，用于存储矩阵数据；浮点运算单元包括双精度浮点加法模块、双精度浮点乘法模块和双精度浮点倒数运算模块，用于进行矩阵数据运算；本发明采用并行双精度浮点运算提升矩阵运算速度；同时采用不同矩阵运算模式共享运算单元与存储单元，降低矩阵协处理面积与功耗。
一种精度浮点矩阵运算处理器方法

[发明专利]浮点数舍入-CN201680056804.0有效
发明人：大卫·雷蒙德·鲁茨;克里斯托弗·尼尔·海因兹;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2016-06-08 - 公布日： 2023-04-07 - 主分类号： G06F7/483 文献下载
摘要：处理电路(2)支持执行具有舍入位置输入操作数的程序指令，以便生出控制信号(14)，用于控制处理电路(16)处理具有有效数值的浮点输入有效数以生成输出结果，该输出结果取决于来自使用由舍入位置输入操作数指定的浮点输入操作数的有效数内的可变舍入点对浮点输入操作数进行的舍入的值。以这种方式，可以便于实现具有浮点操作数和锚定数操作数作为输入的处理操作。
浮点数舍入

[发明专利]用于加速深度学习网络的训练的系统和方法-CN202180050933.X在审
发明人： O·穆罕默德阿瓦德;M·马哈茂德;A·莫霍沃斯 -专利权人：多伦多大学管理委员会
申请日： 2021-07-19 - 公布日： 2023-03-31 - 主分类号： G06F7/483 文献下载
摘要：公开了一种用于在深度学习网络的训练期间加速乘法累加(MAC)浮点单元的系统和方法。所述方法包括：接收第一输入数据流A和第二输入数据流B；将所述第一数据流A和所述第二数据流B的指数成对相加以产生乘积指数；使用比较器来确定最大指数；通过将乘积指数增量添加到所述第一数据流中的对应项来确定所述第二数据流中的每个有效数在累加之前必须移位的位数并且使用加法器树将所述第二数据流中的操作数归约为单个部分和；使用所述最大指数将所述部分和添加到对应的对齐值以确定累加值；以及输出所述累加值。
用于加速深度学习网络训练系统方法

[发明专利]浮点运算装置-CN201910252430.5有效
发明人：冯春阳;刘刚;沙亮;彭琅;黄晶;王俊杰;张兴革 -专利权人：合芯科技（苏州）有限公司
申请日： 2019-03-29 - 公布日： 2023-03-31 - 主分类号： G06F7/483 文献下载
摘要：本申请公开了一种浮点运算装置，属于微处理器技术领域。所述浮点运算装置包括：译码电路、第一处理电路、第二处理电路以及选择电路。本申请通过第一处理电路对第一浮点数据的浮点倒数估值计算或浮点平方根倒数估值计算得到第一计算结果，第二处理电路对第二浮点数据的执行浮点基2指数估值计算或浮点基2对数估值计算得到第二计算结果，基于第一计算结果，和/或，第二计算结果选择输出得到目标结果，实现了目标浮点数据的超越函数的计算，提高了浮点运算装置的适用性。
浮点运算装置

[发明专利]在128位宽的操作数上的融合乘加浮点运算-CN201880006402.9有效
发明人： M·K·克罗纳;U·克劳兹;T·巴宾斯基;S·M·穆勒;A·瓦格纳 -专利权人：国际商业机器公司
申请日： 2018-01-08 - 公布日： 2023-03-28 - 主分类号： G06F7/483 文献下载
摘要：一种浮点单元(10)被配置为在三个128位宽的操作数(100，102，104)上实现融合乘加运算，包括：(i)113×113位乘法器(14)；(ii)左移位器(18)；(iii)右移位器(20)；(iv)选择电路(24)，其包括3到2压缩器(25)；(v)加法器(26)，其连接到来自选择电路(24)的数据流；(vi)第一反馈路径(36)，其将加法器(26)的进位输出(91)连接到选择电路(24)；(vii)第二反馈路径(38)，其将加法器(26)的输出连接到移位器(18，20)，用于使中间宽结果(86)通过移位器(18，20)。
128 作数融合浮点运算

[发明专利]一种针对高性能计算函数库中浮点算术表达式在指定区间内误差较大子区间划分方法及系统-CN202210460837.9有效
发明人：周蓓;张作言;郝江伟;许瑾晨;宋广辉;李飞 -专利权人：中国人民解放军战略支援部队信息工程大学
申请日： 2022-04-28 - 公布日： 2023-03-24 - 主分类号： G06F7/483 文献下载
摘要：本发明公开一种针对高性能计算函数库中浮点算术表达式在指定区间内误差较大子区间划分方法及系统，该方法包括：在指定区间对浮点表达式进行误差检测，得到其不同输入下的误差原始数据；将得到的误差原始数据导入到MATLAB中，得到误差分布散点图；利用MATLAB中内置的Boundary函数获取误差分布散点图的轮廓线，绘制在误差分布散点图上，得到轮廓线数据集；分析轮廓线数据集，设置一个标准ULP、即误差阈值，并将低于该标准ULP的ULP误差置为标准ULP；对设置误差阈值后的新轮廓线数据文本执行划分子区间算法，打印划分子区间算法执行结果。本发明对提高高性能计算函数库中浮点表达式在给定输入域内整体误差表现具有很好的作用。
一种针对性能计算函数库浮点算术表达式指定区间误差较大划分方法系统

[实用新型]一种对数换底公式演示速算一体机及系统-CN202221596735.1有效
发明人：王书营;汤乐 -专利权人：南京理工大学紫金学院
申请日： 2022-06-23 - 公布日： 2023-03-21 - 主分类号： G06F7/483 文献下载
摘要：本实用新型提供一种对数换底公式演示速算一体机，解决的技术问题：针对背景技术中提及的现有技术或装置中不具有演示对数换底过程不能快速计算任意对数值等功能。本专利包括支架、真数对数转换器、底对数显示器、常用对数构造器、对数速算器。本装置具有：原理表现直观，把换底公式中分子分母及比值等值为直角三角形边与锐角正切值而产生观赏性。操作简单，只要推动手把就能完成全部工作。功能齐全：在可控数值范围内，能完成任意底数和任意真数对数的换底演示及对数值快速运算；结构紧凑成本低廉携带方便，精度高省时省力；适用性强：能在多种场合特别是恶劣条件下工作。适用于教学、工程设计、复杂运算等。
一种对数公式演示速算一体机系统

[发明专利]极小度检测-CN202210809154.X在审
发明人： D·R·卢茨;D·M·鲁西诺夫;H·瓦尔萨拉朱 -专利权人： ARM有限公司
申请日： 2022-07-11 - 公布日： 2023-02-03 - 主分类号： G06F7/483 文献下载
摘要：本发明提供了一种装置，该装置包括：浮点处理电路，该浮点处理电路用于执行具有舍入的浮点运算以生成浮点结果值；以及极小度检测电路，该极小度检测电路用于检测指示该浮点运算的结果是否极小的极小度状态。极小结果对应于具有小于最小非零量值的量值的非零数，该最小非零量值可表示为待用于该浮点结果值的浮点格式的正规浮点数。该极小度检测电路包括硬件电路逻辑，该硬件电路逻辑被配置为支持舍入前极小度检测和舍入后极小度检测两者，以检测该极小度状态。
极小检测

[发明专利]浮点数据压缩方法、装置、可穿戴智能设备及存储介质-CN202211154550.X有效
发明人：房晨;赵国朕 -专利权人：北京中科心研科技有限公司
申请日： 2022-09-22 - 公布日： 2022-12-20 - 主分类号： G06F7/483 文献下载
摘要：本申请涉及一种浮点数据压缩方法、装置、可穿戴智能设备及存储介质，该方法包括：接收时序数据，其包括由多个元素构成的目标序列，至少一些元素是浮点数；对该目标序列采用缩减位数的表示方式进行压缩。其中，所述压缩包括利用预设长度的指数位和底数位表示所述目标序列中的所述元素，该压缩步骤具体包括：判断目标序列中的各个元素的数值范围是否超过第一阈值、判断目标序列中的是极值的元素占所有元素的比例是否超过第二阈值，根据判断结果采用相应的指数位和底数位的表示方式来表示目标序列。利用本申请的浮点数据压缩方法，能够提高可穿戴智能设备的数据存储和传输的性能，有利于对包含由噪声等原因产生的极值的序列的存储和传输。
浮点数据压缩方法装置穿戴智能设备存储介质

首页
«上一页
1
2
3
4
5
6
7
8
9
下一页»
尾页
共 133 条