专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果133个,建议您升级VIP下载更多相关专利
  • [发明专利]边缘交换机处实现的数据处理方法、电子设备和程序产品-CN202210071619.6在审
  • 胡晨曦;李三平;贾真 - 戴尔产品有限公司
  • 2022-01-21 - 2023-07-28 - G06F7/483
  • 本公开的实施例提供了边缘交换机处实现的数据处理方法、电子设备和程序产品。例如,提供了一种在边缘交换机处实现的数据处理方法。该方法可以包括从至少一个源设备接收用于浮点运算操作的至少两个数据包。此外,该方法可以包括从所述至少两个数据包中分别获取相应浮点数值序列,并且从所述至少两个数据包中的至少一个数据包中获取浮点运算方式,以确定所述相应浮点数值序列的浮点运算结果。该方法可以进一步包括将所述浮点运算结果发送至所述至少两个数据包中的至少一个数据包所指示的目标设备。本公开的实施例能够在保证浮点计算性能的同时降低物联网设备、云、服务器的计算负载,并且还能降低由于浮点计算操作产生的时延。
  • 边缘交换机实现数据处理方法电子设备程序产品
  • [发明专利]数据处理集成电路、数据处理方法和机器可读存储介质-CN202310591673.8在审
  • 请求不公布姓名 - 上海壁仞智能科技有限公司
  • 2023-05-24 - 2023-07-28 - G06F7/483
  • 本发明提供数据处理集成电路、数据处理方法以及机器可读存储介质。所述数据处理集成电路包括寄存器堆、加载存储单元以及运算核。加载存储单元从存储单元将数据加载至寄存器堆,以及将数据从寄存器堆存储至存储单元。运算核存取寄存器堆的数据。运算核在进行非标准浮点数操作前先进行第一类型转换操作,以将非标准浮点数操作的输入浮点数的数据类型从第一数据类型转换为适用于非标准浮点数操作的第一非标准浮点数类型。运算核在非标准浮点数操作后进行第二类型转换操作,以将非标准浮点数操作的输出浮点数的数据类型从第二非标准浮点数类型转换为适用于后续操作的第二数据类型。
  • 数据处理集成电路方法机器可读存储介质
  • [发明专利]用于神经网络实现的块浮点-CN201780076041.0有效
  • R·比特纳;A·福林 - 微软技术许可有限责任公司
  • 2017-12-01 - 2023-07-25 - G06F7/483
  • 公开了包括在神经网络的实现中的用于执行块浮点(BFP)运算的装置和方法。一个或多个矩阵或向量的全部或一部分可以共用一个或多个共同指数。公开了用于选择共用的共同指数的技术。在所公开的技术的一些示例中,方法包括:产生矩阵或向量的BFP表示,相应矩阵或向量的至少两个元素共用共同指数;在多个矩阵或向量中的两个或更多个矩阵或向量上执行数学运算;以及产生输出矩阵或向量。基于输出矩阵或向量,选择一个或多个经更新的共同指数,并且产生经更新的矩阵或向量,其具有共用经更新的共同指数的一些元素。
  • 用于神经网络实现浮点
  • [发明专利]一种基于浮点数的查表方法、装置、电子设备及存储介质-CN202310316840.8在审
  • 于莉莉;郭璟;郭振江;唐璇 - 上海思朗科技有限公司
  • 2023-03-28 - 2023-07-21 - G06F7/483
  • 本申请公开了一种基于浮点数的查表方法、装置、电子设备及存储介质。方法包括:获取查表计算信息,查表计算信息包括:用于查表的除数,被除数以及除数所对应的取值区间;获取预先创建的目标查找表,并确定目标查找表在取值区间内的查表值;利用查表值进行插值计算,得到插值结果,并基于插值结果计算除数的倒数;基于倒数与被除数计算得到的计算结果进行查表。本申请把除数由无限的范围限定至有限的取值区间内,通过确定查找表在取值区间内的查表值,将查表值进行插值拟合,再通过修正调整输出除数的倒数值,使用被除数乘以除数的倒数的方法得到任意范围内的计算结果,且不损失计算精度,实现了高效地计算除法运算的高精度结果。
  • 一种基于浮点方法装置电子设备存储介质
  • [发明专利]用于FP16浮点数据和INT8整型数据运算的混合精度运算器-CN202110167212.9有效
  • 罗闳訚;何日辉;周志新 - 厦门壹普智慧科技有限公司
  • 2021-02-07 - 2023-07-11 - G06F7/483
  • 本发明公开了一种用于FP16浮点数据和INT8整型数据运算的混合精度运算器,包括精度转换模块、运算单元、两个输入数据和一个、两个或四个输出数据;输入数据和输出数据采用EM16格式表达,EM16格式表达为16位数,包括FP16浮点表达、INT8整型表达和INT8双整型表达;两个输入数据分别为神经网络计算中的特征数据和参数数据;精度转换模块用于根据外部配置信息执行特征数据的在EM16格式各表达之间的精度转换;运算单元用于根据外部配置信息执行同为FP16浮点数据或同为INT8整型数据的两数据之间加法运算或乘法运算。本发明的混合精度运算器可以在计算过程中混合使用FP16浮点数据和INT8整型数据,使得该混合精度计算可以在神经网络计算任务中既拥有FP16的精度,又可以拥有INT8的速度。
  • 用于fp16浮点数据int8整型运算混合精度运算器
  • [发明专利]一种浮点运算装置及方法-CN201910239124.8有效
  • 冯春阳;刘刚;张兴革;彭琅;王俊杰;黄晶 - 北京市合芯数字科技有限公司
  • 2019-03-27 - 2023-07-07 - G06F7/483
  • 本发明公开了一种浮点运算装置及方法,装置包括:功能分类及译码模块接收待处理浮点数及第一控制信号,对第一控制信号进行译码,根据译码结果对待处理浮点数进行拆分,根据拆分后的待处理浮点数生成数据分配信号,根据预设的数据类型生成用于运算选择的第二控制信号;运算处理模块根据数据分配信号及第二控制信号对进行数据检测及运算,生成运算状态标志及运算结果;运算结果输出模块输出待处理浮点数的运算状态标志及运算结果。本发明提供的浮点运算装置输出运算结果的同时也输出运算状态标志,可表征该运算结果的运算状态正常或者异常,使得运算结果更加可靠,采用SRT‑4算法实现对进行浮点除法或平方根运算,迭代速度快,收敛精度高。
  • 一种浮点运算装置方法
  • [发明专利]单精度浮点运算装置-CN202310166237.6在审
  • 陈松;段飞祥;游宇航;倪小兵;康一 - 中国科学技术大学
  • 2023-02-22 - 2023-07-04 - G06F7/483
  • 本发明提供一种单精度浮点运算装置,涉及浮点运算技术领域,包括:控制器,用于确定向至少一个处理单元输入的输入信息,其中,输入信息包括输入数据和操作指令;处理单元组,包括多个处理单元,每个处理单元用于根据操作指令对输入数据进行浮点运算,得到结果数据;其中,输入数据包括第一数据和第二数据;分别确定第一数据与第二数据的符号位、阶码位和尾数位;根据第一数据与第二数据的符号位、阶码位和尾数位,得到中间数据的符号位、阶码位和尾数位;对中间数据的符号位、阶码位和尾数位中的至少一个进行规格化处理并组合,得到结果数据。本发明的装置解决了浮点运算精度低,执行指令周期长的技术问题,用于粗粒度可重构阵列的浮点运算。
  • 精度浮点运算装置
  • [发明专利]一种测试激励生成方法、测试方法及相关设备-CN202310213659.4在审
  • 范相东;陈俊;潘于 - 海光信息技术股份有限公司
  • 2023-03-07 - 2023-06-09 - G06F7/483
  • 本申请实施例提供一种测试激励生成方法、测试方法及相关设备,所述测试激励生成方法包括:获取测试方案,所述测试方案至少包括目标操作数及其对应的目标参数范围,其中,所述目标操作数的数据类型为浮点数类型,所述目标参数范围为浮点数范围;调用参数转换函数,将所述目标参数范围转换为整型约束界限,所述整型约束界限为所述目标参数范围的整型表示;基于所述整型约束界限,产生对应所述目标操作数的随机数;至少基于所述目标操作数的随机数,形成测试激励。本申请实施例能够形成具有验证意义的测试激励,实现精准验证浮点运算单元的运算功能。
  • 一种测试激励生成方法相关设备
  • [发明专利]一种并行广义内积重构控制器-CN201810497969.2有效
  • 李丽;祁鹏展;鲍贤亮;宋文清;李伟;何书专;潘红兵 - 南京大学
  • 2018-05-21 - 2023-06-06 - G06F7/483
  • 本发明的并行广义内积重构控制器,包括:中间结果计算模块,接收源数据并根据源数据计算中间结果向量,生成向量的地址,存入bank;每完成一个的计算生成一个完成信号,并将所述完成信号发送至最终结果计算模块,作为启动信号;最终结果计算模块,读数据进入复数乘累加器进行最终结果计算得到结果矩阵第L个元素,生成向量的地址,存入bank;数据存储地址处理模块,根据乒乓操作选择信号进行数据选择,生成正确的bank地址信号。有益效果:计算时间少且存储资源利用率大,可满足在许多信号检测应用场景中进行非均匀检测时,获取检验统计量的高实时性要求。
  • 一种并行广义内积控制器
  • [发明专利]一种基于SRAM的有符号数模拟存内计算电路-CN202310142932.9在审
  • 洪庆辉;方俊杰 - 湖南大学
  • 2023-02-21 - 2023-05-30 - G06F7/483
  • 本发明属于存内计算领域,特别是指一种基于SRAM的有符号数模拟存内计算电路。本发明包括6T SRAM标准单元0、6T SRAM标准单元1、6T SRAM标准单元2和6T SRAM标准单元3,还包括6T SRAM标准单元4存储的数据为符号位,符号位为0表示正号,符号位为1表示负号;当6T SRAM标准单元4存储的数据为0时,由多个晶体管构成的回路2工作;当6T SRAM标准单元4存储的数据为1时,由多个晶体管构成的回路1工作;有益效果在于,SRAM单元存储的数据可以表示负数,实现外部输入模拟电压信号与有符号整数进行点乘计算。
  • 一种基于sram符号模拟计算电路
  • [发明专利]一种Posit浮点数处理器-CN202010348464.7有效
  • 梁峰;赵科芃;吴斌;张国和;孙齐伟 - 西安交通大学
  • 2020-04-27 - 2023-05-30 - G06F7/483
  • 本申请提供了一种Posit浮点数处理器,涉及计算机技术领域。为用户提供了满足Posit标准的浮点数处理器。所述Posit浮点数处理器包括:解码电路、运算电路以及编码电路;所述解码电路用于根据CPU的计算指令,获取参与运算的多个目标Posit浮点数,并将所述多个目标Posit浮点数转换为各自对应的补码形式的中间数据;所述中间数据包括多个字段:符号字段、真实指数字段、第一尾数字段以及保护位字段;所述运算电路,用于根据所述计算指令,对接收的所述解码电路输出的多个中间数据进行运算,得到以补码形式的中间数据表示的运算结果;所述编码电路,用于根据所述计算指令中的指定格式,将所述运算结果转换为所述指定格式的Posit浮点数。
  • 一种posit浮点处理器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top