“G06F15/167”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果428个，建议您升级VIP下载更多相关专利

[发明专利]一种数据处理方法及相关设备-CN202310339320.9在审
发明人：梅程强;左航;翟海峰;王森;宋陆涛;乐祥;潘于 -专利权人：海光信息技术股份有限公司
申请日： 2023-03-30 - 公布日： 2023-07-04 - 主分类号： G06F15/167 文献下载
摘要：本申请实施例提供一种数据处理方法及相关设备，所述方法包括：接收处理器核的数据处理请求，基于数据处理请求得到类别信息；根据类别信息，将数据处理请求加入请求队列，请求队列具有请求子队列，不同类别的数据处理请求，对应不同的请求子队列；基于预设规则，执行数据处理请求；将数据处理请求的响应结果下发至对应的响应队列；响应队列具有响应子队列，不同类别的数据处理请求的响应结果，对应于不同的响应子队列，以向处理器核反馈对应类别的数据处理请求的响应结果，且在对应类别的响应结果堵塞时，向与响应子队列同类型的请求子队列发送抑制信号，以暂停对应类别的数据处理请求的处理流程。本申请实施例能够提高缓存的数据处理效率。
一种数据处理方法相关设备

[发明专利]具有分布式信箱结构的多处理器系统及其处理器错误检查方法-CN201910114012.X有效
发明人：李安邦 -专利权人：慧荣科技股份有限公司
申请日： 2019-02-14 - 公布日： 2023-07-04 - 主分类号： G06F15/167 文献下载
摘要：一种具有分布式信箱结构的多处理器系统及其处理器错误检查方法。所述多处理器系统包括多个处理器，每一处理器被配置有相应的一专有信箱与一专有信道，且所述处理器错误检查方法包括如下步骤。当这些处理器的第一处理器要与第二处理器进行沟通时，第一处理器是通过公共总线来写入数据到第二处理器的专有信箱中，以及当第二处理器的专有信箱收到该数据时，第二处理器的专有信箱是开始进行计时，并且直到计时的结果超过阈值时，第二处理器的专有信箱是发出超时信号给第二处理器，收到超时信号后的第二处理器则来对第一处理器进行重置，从而避免其造成整个多处理器系统的卡死。
具有分布式信箱结构处理器系统及其错误检查方法

[发明专利]处理器核间通信的方法、多处理器平台及可读存储介质-CN202111595820.6在审
发明人：周赟豪;田永光 -专利权人：龙芯中科技术股份有限公司
申请日： 2021-12-23 - 公布日： 2023-06-27 - 主分类号： G06F15/167 文献下载
摘要：本发明实施例提供了一种处理器核间通信的方法、多处理器平台以及存储介质，所述方法应用于多处理器平台，所述多处理器平台包括主核和至少一个从核，所述至少一个从核在与所述主核所在的CPU不同的CPU上，所述方法包括：主核在基本输入输出系统启动阶段，获取随机存取存储器RAM的初始化状态以及总线的连接状态；主核在确定RAM初始化完成并且确定总线的连接状态满足预设条件的情况下，通过总线将预设标志写入从核的预定寄存器中，所述预设标志用于指示RAM的初始化状态为已完成；从核通过循环监听自身的预定寄存器中是否存在所述预设标志，以获取RAM的初始化状态。本发明实施例可以提高多处理器平台的稳定性和性能。
处理器通信方法平台可读存储介质

[发明专利]用于硬件加速的高吞吐量电路架构-CN202180063177.4在审
发明人： S·桑塔;R·N·卡拉干达;马岷;H·乔德里;M·切普里;甄成;P·乔希;S·特鲁洛尔;A·库玛;K·曼吉;R·沙马;C·V·奎施纳 -专利权人：赛灵思公司
申请日： 2021-06-21 - 公布日： 2023-06-23 - 主分类号： G06F15/167 文献下载
摘要：一种硬件加速设备可以包括：通信地链接到主机中央处理单元(CPU)的交换机；经由控制总线耦合到交换机的适配器，其中控制总线被配置为从主机中央CPU向适配器传送描述符的地址；以及通过数据总线耦合到交换机的随机存取存储器(RAM)。RAM被配置为存储经由数据总线从主机CPU接收的描述符。硬件加速设备可以包括耦合到适配器并且被配置为执行由描述符指定的操作的计算单元。适配器可以被配置为：经由数据总线从RAM中检索描述符，将来自描述符的变元提供给计算单元，并且向计算单元提供控制信号以使用变元发起操作。
用于硬件加速吞吐量电路架构

[发明专利]用于多控制板数据通信的方法、装置、设备及存储介质-CN202111512419.1在审
发明人：卢鹏;范纪青;李登徽 -专利权人：青岛海尔智能技术研发有限公司;海尔智家股份有限公司
申请日： 2021-12-07 - 公布日： 2023-06-09 - 主分类号： G06F15/167 文献下载
摘要：本申请涉及智能设备技术领域，公开一种用于多控制板数据通信的方法、装置、设备及存储介质。该方法包括：从接收数据队列中，取出第一控制板发送的当前数据包；根据所述当前数据包中的当前命令字，获取所述当前数据包中的当前数据标识信息对应的当前数据内容；根据所述当前数据内容，生成回复数据包，并发送给所述第一控制板。这样，可以通过数据标识信息，随机访问其他控制板中与数据标识信息对应的数据内容，灵活的实现了多板的数据交流和分发。
用于控制板数据通信方法装置设备存储介质

[发明专利]多处理器系统及其通信方法、处理器内核-CN202111454988.5在审
发明人：杨成雷 -专利权人：比亚迪股份有限公司
申请日： 2021-11-30 - 公布日： 2023-06-02 - 主分类号： G06F15/167 文献下载
摘要：本申请公开了一种多处理器系统及其通信方法、处理器内核，所述多处理器系统包括至少两个处理器内核，所述至少两个处理器内核通过共享内存进行数据传输，所述至少两个处理器内核的通信周期具有相同的周期性，所述通信周期包括读写时间段和非读写时间段，所述通信方法包括：在向其他处理器内核发送目标数据时，获取当前时间和所述通信周期；根据所述当前时间和所述通信周期，判断所述当前时间所处的时间段，并在所述当前时间处于所述读写时间段时，向所述共享内存发送所述目标数据，能够通过时分复用方式有效提高多处理器系统的数据处理效率。
处理器系统及其通信方法内核

[发明专利]一种异构双核处理器核间通讯电路-CN201711209983.X有效
发明人：田泽;王宣明;郭蒙;王世中;曹朋朋;杜斐 -专利权人：西安翔腾微电子科技有限公司
申请日： 2017-11-27 - 公布日： 2023-05-26 - 主分类号： G06F15/167 文献下载
摘要：本发明属于计算机硬件技术领域，涉及一种异构双核处理器核间通讯电路。所述的电路包括控制处理器、运算处理器、双核间邮箱通讯处理模块和共享存储区。供一种高效、结构简单的异构双核处理器核间通讯电路。
一种异构双核处理器通讯电路

[发明专利]一种基于非对称双核MCU设计的芯片架构及其实现方法-CN202210243157.1有效
发明人：张浩亮;严宏波;夏双林 -专利权人：珠海海奇半导体有限公司
申请日： 2022-03-11 - 公布日： 2023-05-23 - 主分类号： G06F15/167 文献下载
摘要：本发明提供一种基于非对称双核MCU设计的芯片架构及其实现方法，该架构包括第一CPU、第二CPU以及总线矩阵，两个CPU之间可以通过邮箱或者自旋锁机制进行通信，每个CPU配置有一组ROM，分别用于存储第一CPU和第二CPU的启动代码，芯片架构还包括两组RAM和两组eFlash，每一组RAM和eFlash分别通过总线矩阵与第一CPU、第二CPU连接，用于使得两个CPU之间交叉和同时访问，并通过若干eFuse比特位配置来关断某个CPU对某组RAM或者eFlash的访问权限。本发明基于芯片架构提供一种非对称双核设计的软硬件结合方法，无需额外的加解密设计就能够使核心算法或者关键IP驱动代码完全黑盒化，通过极简的类自旋锁设计，可以提升两个CPU对共享RAM空间的访问效率。
一种基于对称 mcu 设计芯片架构及其实现方法

[发明专利]多核异构通信方法以及车辆-CN202310003891.5在审
发明人：王茂斌;马逸行;余方敏 -专利权人：广州汽车集团股份有限公司
申请日： 2023-01-03 - 公布日： 2023-05-12 - 主分类号： G06F15/167 文献下载
摘要：本申请公开了一种多核异构通信方法以及车辆，该多核异构通信方法包括：基于目标核的目标数据，从共享内存区中获取与所述目标数据的大小对应的分区内存区域，根据所述分区内存区域中的下一个缓存区指示符，获取所述目标数据的目标缓存区；将所述目标数据存入所述分区内存区域中的目标缓存区，所述分区内存区域包括多个缓存区；将所述目标数据的存入消息对已订阅所述目标数据的已订阅线程进行通知，所述已订阅线程来自所述多核；基于所述通知，所述已订阅线程获取所述目标数据。使用跨核共享内存区替代片上通信网络作为异构核间数据交互媒介，且共享内存区为一级内存，利用一级内存替代多级内存，实现了多核间的零拷贝，提高了数据通信效率。
多核通信方法以及车辆

[发明专利]一种多核并行计算的快速核间数据同步方法-CN202010324853.6有效
发明人：王旭;陈南希;张晓林 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2020-04-22 - 公布日： 2023-05-12 - 主分类号： G06F15/167 文献下载
摘要：本发明提供一种多核并行计算的快速核间数据同步方法，包括：为每两个直接相连的核之间配置缓冲区和缓冲区数据结构，在每个缓冲区数据结构中设置缓冲区写入指示器和缓冲区读取指示器；初始化缓冲区写入指示器和缓冲区读取指示器；所有核同时执行读取核间数据和写入核间数据的步骤；重复进行读取核间数据和写入核间数据的步骤。本发明的方法同时配置了缓冲区写入指示器和缓冲区读取指示器，可以减少对预取器和数据缓存进行操作的次数，从而在保证数据正确传递的同时，提高了多核并行计算调度方法的效率。
一种多核并行计算快速数据同步方法

[发明专利]多核异构CPU内核间通信系统、装置、设备及存储介质-CN202211685261.2在审
发明人：李锋源;欧新木;黄继波;江庚炜;王志阳;田东林 -专利权人：福州富昌维控电子科技有限公司
申请日： 2022-12-27 - 公布日： 2023-05-05 - 主分类号： G06F15/167 文献下载
摘要：本发明公开一种多核异构CPU内核间通信系统、装置、设备及存储介质，通过在发送内核获取到通信数据后，将通信数据写入预先分配的内存空间中，以及将通信数据对应的存储信息写入预设的寄存器中，由于内存空间为芯片内存储空间，相当于是多核异构芯片内部的公用内存，使得发送内核将通信数据写入内存空间后，接收内核能够获取寄存器中的通信消息对应的信息，并直接获取内存空间中的通信消息，从而使得内核之间的数据交互不需要大量的数据拷贝和搬运，提高了芯片通信效果。
多核 cpu 内核通信系统装置设备存储介质

[发明专利]用于调节针对协处理器的存储器利用率的系统和方法-CN202210960024.6在审
发明人：帕维尔·扎伊科夫;H·卡瓦略;拉里·詹姆斯·米勒 -专利权人：霍尼韦尔国际有限责任公司
申请日： 2022-08-11 - 公布日： 2023-04-14 - 主分类号： G06F15/167 文献下载
摘要：本发明提供了用于调节针对协处理器的存储器利用率的系统和方法。在一个实施方案中，一种计算系统包括：处理器；计算处理器，该计算处理器被配置为执行一个或多个内核；存储器，该存储器耦接到该处理器和该计算处理器。该系统被配置为：将至少一个任务存储器事务配额分配到在该处理器的第一核心上执行的至少第一组任务；分配用于在该计算处理器上执行该内核的至少一个计算处理器存储器事务配额；在第一定时窗口迭代内执行该第一组任务和该内核，其中在该第一定时窗口迭代期间执行该内核，直到该计算存储器事务配额被耗尽；以及当该第一组任务在该处理器上执行时，调节该一个或多个内核对该存储器的存储器事务访问的速率。
用于调节针对处理器存储器利用率系统方法

[发明专利]数据交互方法、图形处理器及图形处理系统-CN202310027057.X有效
发明人：请求不公布姓名 -专利权人：摩尔线程智能科技（北京）有限责任公司
申请日： 2023-01-09 - 公布日： 2023-04-14 - 主分类号： G06F15/167 文献下载
摘要：本申请实施方式提供了一种数据交互方法、图形处理器及系统。该方法应用于包括目标处理核心的图形处理器，目标处理核心为图形处理器包括的多个处理核心中的任一个。该方法包括：获取一级页表基地址，并将一级页表基地址配置至目标处理核心；以及控制目标处理核心基于一级页表基地址执行目标图形处理操作。一级页表基地址对应于一级页表，一级页表用于将多个处理核心共同使用的虚拟地址空间映射至存储器中的存储资源。
数据交互方法图形处理器处理系统

[发明专利]数据包处理方法及装置-CN202110624926.8有效
发明人：廖园 -专利权人：展讯通信（上海）有限公司
申请日： 2021-06-04 - 公布日： 2023-04-07 - 主分类号： G06F15/167 文献下载
摘要：本申请提供一种数据包处理方法及装置，当连续接收到多个数据包和描述符时，数据包处理装置将数据包存入缓存单元，并通过多个处理单元以并行的方式，同时根据多个数据包的描述符分级处理多个数据包，由于减少了对数据包进行处理时的无效等待时间，减少了对连续接收的数据包的处理时间，进而提高了对数据包进行处理时的速度和效率，保证了数据包处理的实时性。
数据包处理方法装置

[发明专利]异构智能处理量化装置、量化方法、电子设备及存储介质-CN202010798221.3有效
发明人：请求不公布姓名 -专利权人：中国科学院计算技术研究所
申请日： 2020-08-10 - 公布日： 2023-04-07 - 主分类号： G06F15/167 文献下载
摘要：本公开提供了一种异构智能处理量化装置、神经网络量化方法、电子设备及存储介质，异构智能处理装置应用于异构智能处理器，异构智能处理器包括通用处理器和智能处理器，其中智能处理器包括控制电路和多个运算电路，所述异构智能处理量化装置用于将异构神经网络中的权值和神经元量化为非均匀数，所述异构智能处理量化装置包括：系数确定模块，用于基于训练好的浮点数表示的神经网络，确定所述浮点数表示的数据与非均匀数表示的数据之间的缩放系数和偏移系数；量化模块，用于根据所述缩放系数和所述偏移系数，将所述浮点数表示的神经网络量化为非均匀数表示的神经网络。可无精度损失的对神经网络进行量化，量化后的神经网络可提高数据处理速度。
智能处理量化装置方法电子设备存储介质