[发明专利]制造电容器的叉型下电极的方法

说明书

本发明涉及一种制造动态随机存取存储器(dynamic random accessmemory，DRAM)的方法，特别是涉及一种制造DRAM中的电容器的叉型下电极的方法。

降低DRAM的晶片的大小，使其集成度与存储容量增加是目前的趋势。DRAM的尺寸减小，DRAM中的电容器也会相应地缩小。

DRAM的存储单元一般而言包括存储电容器与存取晶体管。随着高度集成度的DRAM的出现，元件的尺寸越变越小，连带使得每一个单独的存储单元所能使用的面积变得很小。也使得存储单元的电容量随着电容器的面积的减少而减少。

现有技术的具有较大的下电极表面积的电容器包括制造堆叠型电容器与冠状电容器。不过一种表面积更大，且结构比现有技术的冠状结构稳定的电容器的制造方法还是有其需要的。

本发明提供一种在基底上制造电容器的叉型下电极的方法。本方法包括：在基底上形成一第一介电层；在第一介电层上形成一层氮化物层；在氮化物层上形成一个第二介电层；对第一介电层、氮化物层、与第二介电层进行构图与蚀刻的步骤，直到基底露出，以形成接触窗开口；在接触窗开口中与第二介电层之上形成第一导电层；移除第二介电层上的第一导电层的一部份，以在接触窗开口中形成导电插塞；对紧邻导电插塞的第二介电层的部分进行构图与蚀刻的操作，直到到达氮化物层为止，以形成两个区域，其底部为氮化物层，一边是导电插塞，另一边是第二介电层；在第二介电层、氮化物层、与导电插塞上形成与其所包围的区域共形的第二导电层；移除第二介电层与导电插塞上的第二导电层的一部份；以及移除第二介电层的剩余部分。

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：

图1到图7绘示的是半导体基底的剖面图，分别显示出本发明中形成DRAM存储单元的步骤；

图8A与图8B分别绘示现有技术的堆叠型电极与冠状电极。

接着，将对本发明结合附图作详细说明。本发明提供一种叉形电容器的制造方法，该电容器的存储单元电容量较大且适用性较好。

请参照图1，其中绘示的是半导体的基底100。基底100可以是半导体的晶圆，晶圆上会有有源元件与无源元件，且晶圆上会有各种物质堆成许多层。“基底”这个词并包括半导体晶圆上的元件与在晶圆上的各层。

请参照图1，在基底100上形成一层第一介电层102，可以使用传统的化学气相沉积法。第一介电层102的材料可为氧化硅，硼磷硅玻璃(borophosilicate，BPSG)，旋涂式玻璃(spin-on-glass，SOG)，或上述材料的其它复合材料。第一介电层的厚度在本实施例中使用约1000埃到约2000埃之间。

接着，使用现有技术的方式在第一介电层102之上形成一层氮化硅层104。在本实施例中，氮化硅层104是使用低压化学气相沉积法(LPCVD)所沉积，沉积的气体源是SiH₂Cl₂，温度则是在约700℃到约800℃之间，压力则是在约0.1乇到约1乇之间。氮化硅层104的厚度则是在约50埃到约200埃之间。氮化硅层是用以当作蚀刻终止层。

接着，在氮化硅层104上沉积一层第二介电层106。第二介电层106可使用氧化硅，硼磷硅玻璃，旋涂式玻璃或包括上述材料的其它复合材料。第二介电层的厚度在本实施例中使用约4000埃到约15000埃之间。

请参照图2，其中有一接触窗开口108，是使用传统的光刻与蚀刻步骤所做。其中第二介电层106，氮化硅层104与第一介电层102均被回蚀，以形成此接触窗开口108。可藉由在第二介电层106上沉积一层例如光致抗蚀剂层以实现这一步骤。接着，再将光致抗蚀剂层构图并显影，以使接触窗开口108露出来。最后，对第二介电层106，氮化硅层104，以及第一介电层102作一个或更多的各向异性蚀刻步骤，直到蚀刻到基底100为止。接触窗开口108一般会开在DRAM存储单元的存取晶体管的漏极之上。

请参照图3，在接触窗开口108中，第二介电层106上沉积并同时掺杂一层掺杂的多晶硅层。在本实施例中，此多晶硅层是由传统的化学气相沉积法所形成。接着，可以用反应性离子蚀刻法(reactive ion etching，RIE)或化学机械研磨法(chemical mechanical polishing，CMP)来蚀刻多晶硅层。蚀刻的步骤会在蚀刻到第二介电层106的时候停止，而留下接触窗开口108中的掺杂的多晶硅插塞110。