[发明专利]带电容的半导体器件的制造方法

说明书

发明领域：

本发明涉及半导体器件的制造方法，特别涉及带有介质膜由高介电常数或铁电材料制成的电容的半导体器件的制造方法。

发明背景技术介绍：

在1995年2月公开的日本待审专利公开No.7-50391公开了一种包括铁电膜作为电容介质的存储电容的常规半导体存储器件。在该存储器件中，使用以硅为基的半导体集成电路器件的通常制造工艺或技术可以完成存储电容。

该常规存储器件利用铁电膜的剩余极化强度存储信息。对铁电膜施加正或负偏置电压由此在铁电膜中产生极化。即使停止施加偏置电压，由于剩余极化强度而在铁电膜中保留这样产生的极化。这意味着该存储器件可用做非易失性存储器。

图1示出了日本待审专利公开No.7-50391中公开的常规半导体存储器件的结构。

在图1中，隔离绝缘膜102形成在单晶硅衬底101上，限定出有源区。在有源区中，源区104a和漏区104b形成在衬底101内，栅电极105经由源和漏区104a和104b之间的栅绝缘膜103形成在衬底101上，由此形成金属氧化物半导体场效应晶体管(MOSFET)。

形成层间绝缘膜106，覆盖MOSFET和隔离绝缘膜102。

在层间绝缘膜106上形成存储电容的下电极107。在下电极107上形成存储电容的铁电膜8，局部重叠下电极107。在铁电膜8上形成存储电容的上电极109，完全重叠铁电膜8。

在层间绝缘膜106上形成第一保护膜115，覆盖存储电极和MOSFET。

在第一保护膜115上形成金属布线膜113a，通过接触孔111a电连接电容的上电极109并通过接触孔112a电连接MOSFET的源区104a。接触孔111a仅穿过第一保护膜115。接触孔112a穿过第一保护膜115和层间绝缘膜106。

金属布线膜113b形成在第一保护膜115上，通过接触孔111b电连接到电容的下电极107。接触孔111b仅穿过第一保护膜115。

金属布线膜114形成在第一保护膜115上，通过接触孔112b电连接到MOSFET的漏区104b。接触孔112b穿过第一保护膜115和层间绝缘膜106。

在第一保护膜115上形成掺杂磷(P)的二氧化硅(SiO₂)分膜(subfilm)116a，覆盖金属布线膜113a、113b和114。未掺杂磷的另一SiO₂分膜116b形成在SiO₂分膜116a上。这两个SiO₂分膜116a和分膜116b构成第二保护膜116。

一般使用二氧化硅(SiO₂)或氮化硅(SiN_x)作为第一保护膜115。通常由使用气态源的化学汽相淀积工艺(CVD)、使用固态源的溅射工艺、或使用液态源的涂敷和烧结工艺形成二氧化硅或氮化硅膜。

对于使用气态源形成SiO₂或SiN_x的CVD工艺，硅(Si)源气往往会含有与作为膜形成物质的硅化学键合的氢(H)或氢的化合物。硅源气的典型例子是甲硅烷(SiH₄)。在使用加热或等离子体的CVD工艺期间，硅源气通常分解。

现已知在使用含氢硅源气的气体源CVD工艺期间的气氛中往往会产生许多活性氢(即氢基)，这样产生的活性氢还原了存储电容的铁电膜8，由此电容的性能或特性退化。

在1994年12月国际电子器件会议(IEDM)的技术文摘的第337-340页，R.Khamankar等人写的题目为“IMPACT OF POST PROCESSINGDAMAGES ON THE PERFORMANCE OF HIGH DIELECTRIC CONSTANTPLZT THIN FILM CAPACITORS FOR ULSI DRAM APPLICATIONS”的文章中报道了氢对掺杂镧的锆钛酸铅(PZT，PbZr_1-xTi_xO₃)即PLZT的影响。

该文章介绍了氢气、氮气(N₂)等离子体、和X射线对带有包括PLZT膜的铁电存储电容的半导体存储器件、存储电容PLZT膜的极化退化和漏电流增加的影响。该文章也介绍了由具体的热退火工艺引起的PLZT膜或电容的损伤或退化。