[发明专利]具有倒装的器件矩阵的电路结构

权利要求书

1.一种混合电路(50)，包括：

一芯片(66)，具有多个电器件(Q₁，Q₂)，每个电器件(Q₁，Q₂)包括至少一个具有控制端(68)和两个载流端(70，72s)的有源器件(Q₁，Q₂)，和至少两个与每个有源器件(Q₁，Q₂)相关联的芯片引出端(69，71，73)，包括与控制端(68)相关联的第一芯片引出端(69)和与一个载流端(70，72)相关联的第二芯片引出端(71，73)；

一基板；

支路(34，35)，形成在基板上，基板具有对应于每个芯片引出端(69，71，73)的基板引出端(G，S，D)和基板引出端(G，S，D)之间的互连；

芯片(66)倒装在支路(34，35)上，每个芯片引出端(69，71，73)安装到相关的基板引出端(G，S，D)上，因此电器件(Q₁，Q₂)电互连。

2.根据权利要求1的电路(50)，其中所述芯片(66)在所述电器件(Q₁，Q₂)之间没有互连。

3.根据权利要求2的电路(50)，其中电器件(Q₁，Q₂)仅包括晶体管(Q₁，Q₂)。

4.根据权利要求1的电路(50)，其中所述支路(34，35)互连所述支路引出端(G，S，D)。

5.根据权利要求1的电路(50)，其中所述电器件(Q₁，Q₂)相同。

6.根据权利要求1的电路(50)，其中有源器件(Q₁，Q₂)为晶体管(Q₁，Q₂)。

7.根据权利要求1的电路(50)，其中有源器件(Q₁，Q₂)直接连接到支路(34，35)。

8.根据权利要求1的电路(110)，其中芯片(114)还包括有源器件(136)之间的电连接(138、142、143、146)。

9.根据权利要求1的电路(50)，其中芯片(66)具有设置在线性阵列(64)中的多个晶体管(Q₁，Q₂，Q₃，Q₄)，对应的芯片输入端(69)阵列连接到晶体管控制端(68)。

10.根据权利要求9的电路(74)，其中基板支路(80)包括延伸到连接区(75)内的多个间隔的输入导体(82、85、88)，每个输入导体(82、85、88)连接到与每个芯片输入端(69)相关的基板输入端(G)，并且芯片(75)安装在连接区(75)内，每个芯片输入端(69)连接到基板输入端(G)。

11.根据权利要求10的电路(74)，其中至少部分输入导体(82、83)在连接区(75)的端部接在一起(84)。

12.根据权利要求10的电路(74)，其中芯片(75)具有连接到晶体管载流端(71、73)的芯片输出端(D，S)的线性阵列，基板支路(80)具有延伸到连接区(75)内的多个间隔的输出导体，每个输出导体连接到与每个芯片输出端(D，S)相关的基板输出端(D，S)，并且每个芯片输出端(D，S)连接到相关的基板输出端(D，S)。

13.根据权利要求12的电路(74)，其中至少部分输出导体在连接区(75)的端部接在一起。

14.根据权利要求9的电路(74)，其中芯片晶体管(76、77、78、79)设置成1×N阵列，其中N的集成度大于1，并且芯片输入端(G)沿阵列的长度分布。