[发明专利]制造电子器件的方法

说明书

本发明涉及一种电气器件及其制造方法。

集成半导体电路是最重要的广泛应用于各种领域的电气器件。从可靠性的角度来看，其中一个问题是湿气或其它杂质入侵埋置在模制件中的集成电路芯片的问题。入侵是通过在模制件中形成的列裂纹或缝隙进行的，这些裂纹和缝隙形成了从模制件外部通向集成电路芯片表面的通路。到达集成电路表面的湿气促使构成集成电路芯片的半导体产生不希望有的腐蚀，导致芯片不能正常工作。

图1是说明缺陷如何在封装的集成电路器件中形成的一个例子。这种结构包括集成电路半导体芯片29、引线37和环氧树脂模制件，芯片29装在底架35上，借助于金质接线39与引线37进行电连接，集成电路芯片和底架35和引线37即装在环氧树脂模制件中。底架的表面通常是经过氧化处理的，而且其上形成有低价氧化物薄膜24、24′和32。在这种结构中，湿气往往会聚集在底架与模制件之间的界面附近。集成电路器件配置在电气线路板上时，钎焊是通过将集成电路器件在260℃的熔融焊料中浸渍3至10秒钟进行的。温度迅速变化时，往往会在模制件中导致裂纹，如33所示的那样。此外被捕集在底架周围的水分会蒸发且引起膨胀41′，因蒸汽压力而形成空腔42，于是产生列纹33′。这种膨胀产生的可能性特别大，这是由于氧化物薄膜32削弱了模制件粘附到底架上的能力所致。

因此本发明的目的是提供一种能可靠地避免湿气或其它杂质通过密封电子器件封装上的裂纹或其它途径入侵的电子器件的制造方法。

结合附图阅读下面的详细说明即可更好地了解本发明的内容。附图中：

图1是说明现有技术器件存在的缺陷的剖面示意图;

图2是实施本发明时所使用的等离子体化学汽相淀积设备的原理横截面图示意图;

图3（A）是支撑本发明的集成电路器件用的引线架结构总体的平面示意图;

图3（B）是图2（A）中所示的引线架单元结构的部分展开图;

图3（C）是沿图2（B）的A-A线截取的部分横截面视图;

图4是表示本发明集成电路器件的部分横截面视图。

现在参看图2和图3（A）至3（C）说明与本发明的一个实施例相适应的一个等离子体加工方法。图2是等离子体化学汽相淀积设备的横截面示意图。该设备包括淀积室1、一通过闸阀9连接到淀种室1的装卸室7、设在淀积室1中的一对网状电极或栅极11和11′、供气系统5、通过阀21连接至室1的真空泵20和一高频电源10，通过变压器26在电极11与11′之间供电之用。变压器26次级线圈的中点25′接地。供气系统包括三套流率计18和阀19。输入到电极11和11′的高频电能促使在它们之间产生阳极区辉光放电。四边框架40限定了辉光放电区（淀积区）的范围，以防淀积在区外进行，这是我们所不希望的。框架40由支架40′支撑着，它可以是接地的金属框架，也可以是绝缘框架。在淀积区内，一些衬底组件2由框架40支撑着，且彼此相距3至13厘米（例如8厘米）平行配置。各组件2上装有多个集成电路芯片。

芯片组件由夹持夹44和引线架29组成，引线架29则介在毗邻各夹持夹44之间并在夹持夹44之间支撑起来，如图3（B）和3（C）所示。各集成电路芯片装在引线架29的适当位置（各中心底座）上，且借助于金质导接 线39与配置在其周围各引线的末端电连接起来。各中心底座的表面制成粗面，以增强各引线架与将装设在下述工艺过程中的模制件之间的连接强度。图3（B）示出了框架41对应于一个芯片所需的引线数的单元结构，图中框架用虚线表示，但图中没有画出芯片右侧的各引线。单元结构沿框架在框架的上下轨之间反复出现，如图3（A）所示。一个框架含有5至25个单元结构，举例说，12个单元结构。许多夹子44系组装成一个整体以便在它们之间支撑10至50个框架，例如10个框架。在该图中，各框架系支撑在夹子44和各槽中。不然的话也可以用在夹子上形成的销子（图中未示出）把各框架悬挂在孔51′处。

其次，说明一下本发明的保护膜涂敷工艺。各芯片与各有关引线之间的电气接线完成之后，将一些引线架装到组件2上。各组件系按一定间距通过装卸室7配置在淀积室中。