[发明专利]一种富陷阱绝缘体上硅结构及其制备方法

说明书

本发明提供一种富陷阱绝缘体上硅结构及其制备方法，其中富陷阱绝缘体上硅结构的制备方法包括以下步骤：提供第一衬底，所述第一衬底具有正面，对所述正面进行粗糙化处理，以使得所述正面呈不平整的形貌；在所述正面形成表面处理层，所述表面处理层的表面也呈不平整的形貌；以及在所述表面处理层上形成多晶硅膜层，本发明通过粗糙化处理第一衬底，使得第一衬底的正面和表面处理层的表面均呈不平整的形貌，从而使得形成的多晶硅膜层有稳定的取向演变和晶粒尺寸，使多晶硅膜层具有更高的晶界密度，从而能够得到高效率的电荷捕获多晶硅膜层。

技术领域

本发明涉及半导体制造领域，特别是涉及一种富陷阱绝缘体上硅结构及其制备方法。

背景技术

目前，SOI(Silicon-On-Insulator，绝缘体上硅)已经被人们在微电子、光学以及光电领域取得了广泛的应用，对应的在材料方面也增加了更多的挑战。针对于现今5G时代智能设备越来越严格的射频前端要求，RF-SOI得以广泛应用。

RF-SOI主要包括HR-SOI(High-resistivity silicon-on-insulator，高电阻率绝缘体上硅)和TR-SOI(trap-rich high-resistivity silicon-on-insulator，富陷阱绝缘体上硅)，其中，HR-SOI与传统SOI相似，且HR-SOI在传统SOI的基础上仅用高阻硅衬底来替换原本的衬底，用以得到良好的射频性能，但是，在高频情况下难以保持高线性度。TR-SOI则是在HR-SOI的基础上，在绝缘埋氧层(BOX)和高阻硅衬底之间嵌入一层多晶硅薄膜，以此作为载流子陷阱层，从而能够有效地抑制表面寄生电容(PSC)效应，并提高衬底的射频性能。其中，在TR-SOI的制备过程中，多晶硅薄膜的制备工艺至关重要。

目前，在多晶硅薄膜的制备时，主要通过常压化学气相沉积(APCVD)或低压化学气相沉积(LPCVD)并配合原位快速热退火，以得到颗粒质量好和低应力的多晶硅薄膜。在平坦的高阻硅衬底表面上沉积多晶硅薄膜时，多晶硅薄膜会先呈现随机晶向和竞争生长，但是之后会逐渐出现择优取向现象，使得多晶硅薄膜会向固定的几个取向进行柱状生长，使得每一层的晶粒形貌固定，使得晶界数量一定，陷阱密度不变，从而限制了多晶硅薄膜的晶界密度，无法得到高效率的电荷捕获多晶硅薄膜。

为了解决上述问题，专利文件CN107533953A提到在纹理化的氧化层、氮化物或氮氧化物层中形成5纳米～1000纳米的孔，以粗糙化处理纹理化的氧化层、氮化物或氮氧化物层的表面，并用以得到高效率的多晶硅薄膜。但对于极薄氧化层而言，高温热处理会导致氧化层的热解，易导致部分区域的多晶硅生长失败，并需要借助额外工艺来实现晶圆表面粗糙化。

发明内容

本发明的目的在于，提供一种富陷阱绝缘体上硅结构及其制备方法，可以提高多晶硅薄膜的晶界密度，从而得到高效率的电荷捕获多晶硅薄膜。

为了解决上述问题，本发明提供一种富陷阱绝缘体上硅结构的制备方法，包括以下步骤：

提供第一衬底，所述第一衬底具有正面，对所述正面进行粗糙化处理，以使得所述正面呈不平整的形貌；

在所述正面形成表面处理层，所述表面处理层的表面也呈不平整的形貌；以及

在所述表面处理层上形成多晶硅膜层。

可选的，对所述正面进行粗糙化处理的方法为：

利用化学气相刻蚀工艺对所述正面进行粗糙化处理，以使得所述正面呈不平整的形貌。

进一步的，对所述正面进行粗糙化处理的方法具体为：

在装载温度下将所述第一衬底装载进入化学气相沉积反应炉中；

从所述装载温度升温至第一目标温度开始对所述第一衬底进行气相刻蚀；

降温并将所述第一衬底从所述化学气相沉积反应炉中取出。