[发明专利]一种四通道鳍型的垂直碳化硅器件及其制备方法

说明书

本发明涉及一种四通道鳍型的垂直碳化硅器件及其制备方法，四通道鳍型的垂直碳化硅器件包括，N型衬底层、N型掺杂漂移层、鳍型硅墙、P型屏蔽区、栅氧化层、多晶硅栅层、漏极、栅极和源极，其中鳍型硅墙设有两个，两个鳍型硅墙间隔且平行成型在所述漂移层的上表面，鳍型硅墙包括N型掺杂缓冲层、P阱层、N+区域和P+区域，P阱层位于所述漂移层的延伸部的上表面，P阱层的上表面设有源区，源区包括两个N+区域和一个P+区域，P+区域设置在两个N+区域之间。增加器件的电流通道数量，电流通道由双通道增加至四通道，提高器件的功率，并且能很好保护栅结构，同时也能够很好的保护集成SBD二极管，提高器件的反向性能。

技术领域

本发明涉及碳化硅器件领域，尤其是一种四通道鳍型的垂直碳化硅器件及其制备方法。

背景技术

碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、高压、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。

碳化硅MOSFET(Metal Oxide Semiconductor Filed-effect Transistor)器件则具有开关速度快、导通电阻小等优势，且在较小的漂移层厚度可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗，在功率开关、转换器等应用领域中优势明显。随着5G通信、智能家电和自动驾驶等新兴电子信息产业的快速发展，碳化硅MOSFET器件重要性日益凸显，要求功率MOSFET朝着额定功率更大、开关速度更快、驱动功耗更小等方向前进。现有的MOSFET(PIC7)利用两侧的Dummy区能够很好的保护栅极(Gate)，提高器件性能但是导致器件面积增大，单位面积上功率减小，导致器件功率较小。

发明内容

有鉴于此，本发明提供了一种四通道鳍型的垂直碳化硅器件，达到增加器件的电流通道、提高器件功率目的。具体为一种四通道鳍型的垂直碳化硅器件，N型衬底层；

N型掺杂漂移层，位于所述N型衬底层的上表面；

鳍型硅墙，鳍型硅墙设有两个，两个鳍型硅墙间隔且平行成型在所述漂移层的上表面，两个鳍型硅墙关于所述器件的中线对称，鳍型硅墙包括N型掺杂缓冲层、P阱层、N+区域和P+区域，N型掺杂缓冲层位于N型掺杂漂移层的上表面，P阱层位于所述N型掺杂缓冲层的上表面，P阱层的上表面设有源区，源区包括两个N+区域和一个P+区域，P+区域设置在两个N+区域之间；

P型屏蔽区，P型屏蔽区设有至少两个，P型屏蔽区关于所述器件的中线对称，位于N型掺杂漂移层上部的部分区，其中一个P型屏蔽区位于一个鳍型硅墙远离另个一鳍型硅墙一侧的底部；

栅氧化层，位于P型屏蔽区的上表面、两个鳍型硅墙的侧表面以及两个鳍型硅墙之间N型掺杂缓冲层的上表面；

多晶硅栅层，位于栅氧化层的内表面，两个鳍型硅墙之间的多晶硅栅层的上表面与所述源区的上表面齐平；

第一导电材料，位于N型衬底层的下表面，形成漏极；

第二导电材料，位于两个鳍型硅墙之间多晶硅栅层的上表面，形成栅极；

第三导电材料，位于源区的上表面，形成源极。

进一步地，两个鳍型硅墙之间的多晶硅栅层下表面比所述P阱层的下表面更接近于所述N型衬底层。

进一步地，还包括第四导电材料，位于N型掺杂漂移层上部未设置P型屏蔽区的上表面，所述P型屏蔽区与所述源极相短接。

进一步地，位于一个鳍型硅墙远离另个一鳍型硅墙一侧的多晶硅栅层形成侧墙，所述侧墙设置在P型屏蔽区上方栅氧化层的部分区域上，所述侧墙距离所述N型衬底层的最远端与所述源区的上表面齐平。

进一步地，沿着远离N型衬底层的方向，形成侧墙的所述多晶硅栅层的横截面逐渐减小。