[发明专利]高密度铁电存储器及其制备方法和应用

说明书

本发明公开了一种高密度铁电存储器及其制备方法和应用，属于半导体存储器领域。该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连，本发明的存储单元采用顶电极、阻变介质层、中间金属层、铁电介质层和底电极叠加结构，在电学上等同于一个铁电电容与一个阻变选择器串联；通过调控存储单元RC延迟来降低未选中单元中铁电电容的分压，使其扰动降低；并且铁电电容容值稳定，可以有效通过RC调控降低扰动电压的影响。综上所述，本发明在没有增加额外面积开销的情况下，提升了存储器的存储窗口，降低了误码率。

技术领域

本发明涉及半导体存储器领域，特别涉及一种高密度铁电存储器。

背景技术

随着电子信息技术的不断推进，对低功耗、大容量的存储器需求不断上升。传统闪存存储器(Flash)利用电荷存储原理，采用热电子注入与FN隧穿的擦写方式，带来较大的功耗和较长的擦写时间；而传统动态随机存储器(DRAM)则由于晶体管漏电，导致存储器保持时间较短，需要高频刷新，带来较大的动态功耗。如今，随着智能物联网，人工智能与大数据的不断发展，这些问题将变得愈发严重。

铁电介质材料由于其存在非对称晶格结构，材料整体表现为具有可以由电场控制的自发极化电荷，且极化翻转速度取决于晶格弛豫时间，因此基于铁电材料设计的存储器具有低功耗与高速的优势。然而基于钙钛矿结构的传统铁电材料(例如PZT、BTO等)由于组分复杂，CMOS工艺兼容性低；且尺寸效应明显，无法在先进工艺节点中集成，导致基于传统铁电材料的存储器只在某些特殊的边缘应用中发挥作用。

近年来，研究者发现CMOS兼容的氧化铪(HfO₂)薄膜在特定的掺杂、应力与退火条件下可以诱导出铁电性，一举打破了铁电材料器件难以集成与微缩性差的桎梏。在不同种类的氧化铪基铁电存储器中，基于铁电电容的交叉点阵存储器具有较高的存储密度，可以实现数据的高速读写，且具有良好的保持性与较低的功耗，有望成为传统DRAM的替代品。然而随着进一步的研究发现，HfO₂基铁电材料具有多晶多畴的特性，且其铁电畴的矫顽场分布较宽，导致在阵列中对选中单元进行写入与读出操作时，未选中单元受到的扰动十分明显，容易造成严重的比特翻转问题。有技术将阻变选择器串联在传统钙钛矿结构的铁电晶体管栅极，并利用阻变选择器在较低电压下的高电阻以提高写入时的RC延迟，以期降低扰动单元的栅压；然而这种方式忽略了半导体材料在不同电压下电容值的不同，在较低电压下，半导体电容较小，因此RC延迟并不够高，现有技术无法有效降低未选中单元扰动。因此，实现低扰动的铁电交叉点阵存储器成为一个亟待解决的问题。

发明内容

本发明的目的在于提出一种高密度铁电存储器。本发明具有更小的读写扰动，更低的误码率且有更大的存储窗口。

本发明具体的技术方案如下：

一种交叉点阵铁电电容存储器，其特征在于，该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连；所述存储单元为多层材料堆叠而成，从上到下依次为顶电极、阻变介质层、中间金属层、铁电介质层和底电极，通过对字/位线同时施加正/负半选电压，同时连接该字/位线的存储单元可以完成读写操作。

本发明存储单元的结构采用顶电极、阻变介质层、中间金属层、铁电介质层和底电极，在电学上等同于一个铁电电容与一个阻变选择器串联；当施加在存储单元上的电压未超过一定限度时，该阻变选择器处于高电阻态，当电压够高，阻变选择器中的氧空位或电极的金属原子发生定向迁移并且在阻变介质层中构成贯通的导电金属细丝，极大降低阻变器件电阻值；所述铁电介质层具有可被外加电压翻转的自发极化强度，可实现数据的非易失存储。