[发明专利]半导体结构的制备方法

说明书

本发明涉及一种半导体结构的制备方法。所述方法包括：提供衬底；于衬底内形成浅沟槽隔离结构，浅沟槽隔离结构于衬底内隔离出多个间隔排布的有源区；浅沟槽隔离结构的顶部边缘与有源区之间具有边槽；于有源区的上表面形成第一介质层；于第一介质层的上表面以及浅沟槽隔离结构的上表面形成硬掩膜层；硬掩膜层填满边槽；于硬掩膜层的上表面形成第二介质层；刻蚀第二介质层及硬掩膜层，以得到图形化介质层及图形化硬掩膜层，图形化介质层及图形化硬掩膜层内形成开口，开口暴露出部分第一介质层的上表面、部分浅沟槽隔离结构及部分边槽；暴露出的边槽内具有残留硬掩膜层；去除残留硬掩膜层。采用本方法能够节约成本。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法。

背景技术

随着半导体技术的发展，传统技术中，栅介质层在生长前通常都会去除硬掩膜层（Hard Mask，HM），然而，由于有源区存在台阶高度差（step height）的问题以及浅沟槽隔离结构在形成过程中容易出现边槽（divot）现象，导致硬掩膜层容易在边槽内有残留（residue）的小颗粒。而在后续的湿法去除工艺中，由于介质层被除去，从而使得残留在边槽内的小颗粒的硬掩膜层掉落在清洗槽中，从而清洗槽中的清洗液会充满大量的硬掩膜层的小颗粒残留物。而清洗槽中的清洗液通常需要进行重复使用，这样会使得小颗粒残留物随机依附在后续进行清洗的晶圆的表面，若频繁更换清洗槽中的清洗液，则会存在成本较高的问题。

发明内容

基于此，有必要针对传统技术中的频繁更换清洗液的成本较高的问题提供一种半导体结构的制备方法。

为了实现上述目的，本发明提供了一种半导体结构的制备方法，包括：

提供衬底；

于所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述衬底内隔离出多个间隔排布的有源区；所述浅沟槽隔离结构的顶部边缘与所述有源区之间具有边槽；

于所述有源区的上表面形成第一介质层；

于所述第一介质层的上表面以及所述浅沟槽隔离结构的上表面形成硬掩膜层；所述硬掩膜层填满所述边槽；

于所述硬掩膜层的上表面形成第二介质层；

刻蚀所述第二介质层及所述硬掩膜层，以得到图形化介质层及图形化硬掩膜层，所述图形化介质层及所述图形化硬掩膜层内形成开口，所述开口暴露出部分所述第一介质层的上表面、部分所述浅沟槽隔离结构及部分所述边槽；暴露出的所述边槽内具有残留硬掩膜层；

去除所述残留硬掩膜层。

在其中一个实施例中，所述方法还包括：

去除所述图形化介质层及暴露出的所述第一介质层，以暴露出部分所述有源区；

于所述有源区暴露的上表面形成栅介质层。

在其中一个实施例中，于所述有源区暴露的上表面形成栅介质层之后，还包括：

于所述栅介质层的上表面形成栅极结构；

于所述栅极结构相对两侧的所述有源区内形成源区以及漏区。

在其中一个实施例中，所述第一介质层的材料、所述第二介质层的材料及所述浅沟槽隔离结构的材料均相同。

在其中一个实施例中，所述第一介质层包括氧化硅层，所述第二介质层包括氧化硅层，所述硬掩膜层包括氮化硅层，所述浅沟槽隔离结构包括氧化硅隔离结构。

在其中一个实施例中，所述去除所述残留硬掩膜层，包括：

将所述图形化介质层作为所述图形化硬掩膜层的保护层，利用第一湿法清洗工艺去除所述残留硬掩膜层。