[实用新型]三维堆叠结构有效
申请号: | 202222946108.2 | 申请日: | 2022-11-02 |
公开(公告)号: | CN218414575U | 公开(公告)日: | 2023-01-31 |
发明(设计)人: | 何正鸿;张超;高源;孔德荣;林金涛 | 申请(专利权)人: | 甬矽半导体(宁波)有限公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L23/29;H01L23/488 |
代理公司: | 北京超凡宏宇专利代理事务所(特殊普通合伙) 11463 | 代理人: | 颜欢 |
地址: | 315400 浙江省宁*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 三维 堆叠 结构 | ||
本公开提供的一种三维堆叠结构,涉及半导体封装技术领域。该三维堆叠结构包括基板、第一芯片、第二芯片和第三芯片,第一芯片直立贴装于基板,并与基板电连接;第一芯片设有第一导电柱;第二芯片直立贴装于基板,并与基板电连接;第二芯片设有第二导电柱;第三芯片贴装于第一芯片和第二芯片远离基板的一侧;第三芯片分别与第一导电柱和第二导电柱电连接。该三维堆叠结构比较紧凑,封装体积小,集成度高。
技术领域
本实用新型涉及半导体封装技术领域,具体而言,涉及一种三维堆叠结构。
背景技术
随着半导体行业的快速发展,为了提高封装产品的集成度,需要将不同功能的芯片封装在一起,形成异构集成芯片封装结构。这种封装结构由于芯片数量较多,封装后体积较大,不利于产品小型化设计。
实用新型内容
本实用新型的目的在于提供一种三维堆叠结构,其能够提高封装集成度,减小封装体积。
本实用新型的实施例是这样实现的:
第一方面,本实用新型提供一种三维堆叠结构,包括:
基板;
第一芯片,所述第一芯片直立贴装于所述基板,并与所述基板电连接;所述第一芯片设有第一导电柱;
第二芯片,所述第二芯片直立贴装于所述基板,并与所述基板电连接;所述第二芯片设有第二导电柱;
第三芯片,所述第三芯片贴装于所述第一芯片和所述第二芯片远离所述基板的一侧;所述第三芯片分别与所述第一导电柱和所述第二导电柱电连接。
在可选的实施方式中,所述第一芯片设有第一焊盘,所述第一焊盘设有所述第一导电柱,所述第一导电柱朝所述第一焊盘远离所述第一芯片的方向凸设;
所述第二芯片设有第二焊盘,所述第二焊盘设有所述第二导电柱,所述第二导电柱朝所述第二焊盘远离所述第二芯片的方向凸设;
所述第三芯片设有第一锡球和第二锡球,所述第一锡球设于所述第一导电柱,所述第二锡球设于所述第二导电柱。
在可选的实施方式中,所述第一锡球与所述第一导电柱焊接,所述第二锡球与所述第二导电柱焊接。
在可选的实施方式中,所述第一导电柱的数量包括多个,所述第二导电柱的数量包括多个,所述基板上设有第三焊盘和第四焊盘;
靠近所述基板的所述第一导电柱与所述第三焊盘电连接,远离所述基板的所述第一导电柱与所述第一锡球电连接;
靠近所述基板的所述第二导电柱与所述第四焊盘电连接,远离所述基板的所述第二导电柱与所述第二锡球电连接。
在可选的实施方式中,所述第一导电柱与所述第三焊盘采用导电胶电连接,所述第二导电柱与所述第四焊盘采用导电胶电连接。
在可选的实施方式中,所述第一导电柱和所述第二导电柱分别包括相互连接的第一分段和第二分段,所述第一分段和所述第二分段呈角度连接;所述第一分段与所述第一芯片或所述第二芯片连接,所述第二分段与所述基板或所述第三芯片连接。
在可选的实施方式中,所述第三芯片设有第一锡球和第二锡球,所述第一锡球和所述第二分段焊接,且所述第一锡球包覆所述第二分段;
所述第二锡球和所述第二分段焊接,且所述第二锡球包覆所述第二分段。
在可选的实施方式中,所述第二分段与所述基板焊接。
在可选的实施方式中,所述第一芯片与所述基板之间设有胶层,所述第二芯片与所述基板之间设有胶层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于甬矽半导体(宁波)有限公司,未经甬矽半导体(宁波)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202222946108.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种火电厂脱硫废水蒸干塔
- 下一篇:一种无人值守渣土车辆载土统计系统
- 同类专利
- 专利分类