[实用新型]一种用于PSE电源控制器封装的多基岛引线框架结构

说明书

本实用新型提供一种用于PSE电源控制器封装的多基岛引线框架结构，该多基岛引线框架结构包括第一基岛、第二基岛、第三基岛、第四基岛和第五基岛，其中第一基岛的面积最大，用于承载主控芯片；其他基岛用于承载功率器件；各个基岛之间设置有安全间隔距离，用于实现各个基岛之间的电气隔离。采用本实用新型中提供的多基岛引线框架结构，其专为PSE电源控制器封装而设计的五基岛引线框架结构，将PSE电源控制器中的主控芯片和4个功率芯片合封在一起，将不需要通过PCB板额外连接外部MOS功率器件，简化了封装外围电路，节省外设成本和布线成本，且不需要主控芯片与功率器件采用相同工艺集成在一起，在提高PSE设备集成度的同时，改善了PSE设备的整体性能。

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种用于PSE电源控制器封装的多基岛引线框架结构。

背景技术

半导体器件封装作为集成电路领域芯片设计、芯片制造和芯片封装三大支柱产业之一，其肩负着国内集成电路行业振兴的历史重任。而芯片的类型各种各样，因此，需要针对不同的芯片采用与之匹配的封装技术，以提高其性能。PSE（Power Sourcing Equipment,PSE）设备是为以太网客户端设备供电，同时也是整个POE（Power Over Ethernet, POE）以太网供电过程中的管理者。PSE电源控制器提供用电（Powered Device，PD）设备侦测、分级、限流以及负载断开检测等功能，当前主要采用四端口或八端口构建模块。应用于PSE电源控制器的封装形式多种多样，主要适用的是QFN（Quad Flat No-lead Package, QFN）类框架，即方形扁平无引脚封装，该类框架具有体积小、重量轻、操作方便、良好的电性能和热性能等优点。目前市场上主要的封装形式为：对主控芯片进行单独封装，然后通过PCB板连接四颗外部独立MOS功率器件才能保证其正常工作，但MOS器件一般没有单独ESD（Electro-Static discharge，静电释放）防护，ESD能力达不到2kV，拥有ESD防护的MOS芯片面积较大，这样的封装形式不仅增加了板级成本，且无法保证主IC芯片的采样精度，不能保证输出一致，存在很多兼容问题，降低了产品的可靠性。另一种主要封装形式为：将主控芯片和四颗MOS功率器件均集成在一颗IC芯片中，但是需要数字电路部分和功率器件采用相同的工艺，而采用模拟电路集成工艺不能有效减少功率器件的面积，导致芯片面积大，进而致使封装体积过大，且性能并不能达到预期，也存在功耗较大、成本较高且兼容性差等问题。

因此，亟需一种封装结构，其能解决PSE电源控制器在封装时存在的兼容性差、散热欠佳、性能不理想、成本高等问题。

发明内容

为了解决上述技术问题，本实用新型提供一种用于PSE电源控制器封装的多基岛引线框架结构，其特征在于：所述多基岛引线框架结构包括第一基岛、第二基岛、第三基岛、第四基岛和第五基岛，其中，第一基岛为主基岛，第二基岛、第三基岛、第四基岛和第五基岛为副基岛；所述第一基岛的面积大于第二基岛、第三基岛、第四基岛和第五基岛中的任一个；其中，第一基岛具有用来承载主控芯片的第一承载面，以及与第一承载面对应的第一散热面；第二基岛具有用来承载功率器件的第二承载面，以及与第二承载面对应的第二散热面；第三基岛具有用来承载功率器件的第三承载面，以及与第三承载面对应的第三散热面；第四基岛具有用来承载功率器件的第四承载面，以及与第四承载面对应的第四散热面；第五基岛具有用来承载功率器件的第五承载面，以及与第五承载面对应的第五散热面；所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛以及所述第五基岛之间设置有安全间隔距离，用于实现各个基岛之间的电气隔离。