[发明专利]NAND闪存及其制作方法

说明书

本发明公开一种NAND闪存及其制作方法，其中制作方法包括以下步骤：提供一硅基底，经掩膜刻蚀、在硅基底内形成沿第一方向阵列排布的多个U型沟槽；依次沉积隧道氧化物和浮栅多晶硅，经刻蚀、在硅基底表面及U型沟槽表面依次形成沿第二方向阵列排布的多个条带状的隧道氧化层和浮栅，在相邻浮栅之间的硅基底内形成浅沟槽隔离结构，第二方向垂直于第一方向；经沉积、刻蚀，在浅沟槽隔离结构内形成绝缘层；沉积阻隔氧化材料、覆盖浮栅和绝缘层形成一层阻隔氧化层；沉积控制栅多晶硅、覆盖阻隔氧化层并充满浮栅之间，形成控制栅；沉积栅极材料，在控制栅上形成栅极。本发明的NAND闪存及其制作方法，能够克服短通道效应。

技术领域

本发明涉及半导体技术领域，尤其涉及一种NAND闪存及其制作方法。

背景技术

闪存(Flash Memory)是一种电可擦除可编程只读存储器(ElectricallyErasable Programmable read only memory，EEPROM)，具有非易失、读写速度快、抗震、低功耗、体积小等特性，目前己广泛应用于嵌入式系统、航空航天、消费电子等领域。闪存存储器主要分为NOR型和NAND型两种，NAND闪存相对于NOR闪存拥有更大的容量，适合进行数据存储。

现有技术的NAND闪存制作中，主要研发方向是增加密度与缩小元件，在此过程中，现有NAND闪存的扩展限制主要体现在：1Ynm(相当于14-16nm级别)已达到了单元扩展的极限，单元扩展在1Ynm以下的NAND闪存存在短通道效应的问题。

因此，如何在NAND闪存的制作过程中克服短通道效应是一个亟待解决的问题。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种NAND闪存及其制作方法，旨在解决现有NAND闪存制作过程中存在短通道效应的问题。

本发明的技术方案如下：本发明提供一种NAND闪存及其制作方法，其中制作方法包括以下步骤：S1、提供一硅基底，经掩膜刻蚀、在硅基底内形成沿第一方向阵列排布的多个U型沟槽；S2、依次沉积隧道氧化物和浮栅多晶硅，经刻蚀、在硅基底表面及U型沟槽表面依次形成沿第二方向阵列排布的多个条带状的隧道氧化层和浮栅，在相邻浮栅之间的硅基底内形成浅沟槽隔离结构，第二方向垂直于第一方向；S3、经沉积、刻蚀，在浅沟槽隔离结构内形成绝缘层；S4、沉积阻隔氧化材料、覆盖浮栅和绝缘层形成一层阻隔氧化层；沉积控制栅多晶硅、覆盖阻隔氧化层并充满浮栅之间，形成控制栅；沉积栅极材料，在控制栅上形成栅极。

于本发明的一实施例中，步骤S1中，U型沟槽底部的纵截面呈半圆形。

于本发明的一实施例中，步骤S1中，硅基底表面自然氧化形成有一层基底氧化膜，经掩膜刻蚀、在硅基底内形成沿第一方向阵列排布的多个U型沟槽，具体包括：经沉积，在基底氧化膜上形成一层绝缘膜，经刻蚀、去除基底氧化膜和绝缘膜，在硅基底内形成沿第一方向阵列排布的多个U型沟槽。

于本发明的一实施例中，步骤S2中，浅沟槽隔离结构的纵截面呈倒梯形。

于本发明的一实施例中，步骤S3之后，还包括：刻蚀绝缘层，以与硅基底表面平齐。

于本发明的一实施例中，步骤S4中，形成栅极之后，采用注入技术，在栅极之间注入源极和漏极。

于本发明的一实施例中，步骤S4之后，还包括：S5、沉积氧化物，覆盖栅极形成含有气隙的覆盖氧化层；S6、经刻蚀、在每个条带状的浮栅的两端的覆盖氧化层内形成第一柱状槽，在第一柱状槽内沉积导电金属，形成第一金属接触点；S7、经沉积、在覆盖氧化层上形成第一介电层，经刻蚀、暴露位于每个条带状的浮栅的一端的第一金属接触点的表面，经沉积、覆盖第一金属接触点的表面和部分覆盖氧化层形成第一金属层；S8、经沉积、在第一介电层上形成第二介电层，经刻蚀、贯穿第一介电层和第二介层在第一金属接触点的表面上形成第二柱状槽，在第二柱状槽内沉积导电金属，形成第二金属接触点；S9、覆盖第二金属接触点的表面及第二介电层形成第二金属层。