[发明专利]容变线性相位内插器

说明书

本申请案涉及容变线性相位内插器。一种系统包含：采样器；接收器锁相环电路，其被配置为提供一或多个输入时钟信号；及相位内插电路，其耦合到所述接收器锁相环电路及所述采样器。所述相位内插电路进一步包含：第一相位内插器，其被配置为基于所述一或多个输入时钟信号及第一码产生第一经恢复时钟信号；及第二相位内插器，其被配置为基于所述一或多个输入时钟信号及第二码产生第二经恢复时钟信号，其中所述第二码具有与所述第一码的内插码偏移，其中所述内插码偏移对应于所述第二经恢复时钟信号中相对于所述第一经恢复时钟信号的相移，其中所述第一相位内插器及第二相位内插器的输出被配置为合并的。

版权声明

本专利文献的公开内容的一部分含有受版权保护的材料。版权所有者不反对任何人对出现在专利商标局(Patent and Trademark Office)专利文件或记录中的专利文献或专利公开内容进行传真复制，但在其它方面保留所有版权。

技术领域

本公开大体上涉及用于解决由相位内插器中的非线性引入的误差的方法、系统及设备。

背景技术

相位内插器(PI)(通常也称为“相位旋转器”)是实现例如时钟及数据恢复(CDR)、环路定时模式及扩频时钟(SSC)的基本收发器功能的核心组件。收发器性能受到PI中的积分非线性(INL)的影响，这会给经恢复时钟引入抖动。

抖动在具有高级调制的系统中非常重要，例如脉冲幅度调制4电平(PAM4)及正交幅度调制16电平(QAM16)/正交幅度调制64电平(QAM64)，它们是速度为100G及以上的链路的主要调制方案。经调制信号的定时及噪声裕度明显小于非归零(NRZ)信号。对于具有高级调制的基于模数转换器(ADC)的接收器，不准确的采样时钟定时会使ADC性能降级。对于高速输入信号，降级效应变得更大。

因此，提供用于容变(variation tolerant)线性相位内插器的方法、系统及设备。

发明内容

一方面，本申请案提供一种方法，其包括：获得一或多个输入时钟信号；基于所述一或多个输入时钟信号及第一码，经由第一相位内插器产生第一经恢复时钟信号；基于所述一或多个输入时钟信号及第二码，经由第二相位内插器产生第二经恢复时钟信号，其中所述第二码具有与所述第一码的内插码偏移，其中所述内插码偏移对应于所述第二经恢复时钟信号中相对于所述第一经恢复时钟信号的相移；及合并所述第一经恢复时钟信号及第二经恢复时钟信号，其中当组合时，所述第一及第二经恢复时钟信号形成经组合的经恢复时钟信号。

另一方面，本申请案提供一种电路，其包括：第一相位内插器，其被配置为获得一或多个输入时钟信号，并基于所述一或多个输入时钟信号及第一码产生第一经恢复时钟信号；及第二相位内插器，其被配置为获得所述一或多个输入时钟信号，基于所述一或多个输入时钟信号及第二码产生第二经恢复时钟信号，其中所述第二码具有与所述第一码的内插码偏移，其中所述内插码偏移对应于所述第二经恢复时钟信号中相对于所述第一经恢复时钟信号的相移；其中所述第一相位内插器及第二相位内插器的所述输出被配置为合并的。

另一方面，本申请案提供一种系统，其包括：采样器，其被配置为将输入信号转换为数字输出信号；接收器锁相环电路，其被配置为提供一或多个输入时钟信号；相位内插电路，其耦合到所述接收器锁相环电路及所述采样器，其中所述相位内插电路被配置为向所述采样器提供经组合的经恢复时钟信号，其中所述相位内插电路进一步包括：第一相位内插器，其被配置为基于所述一或多个输入时钟信号及第一码产生第一经恢复时钟信号；及第二相位内插器，其被配置为基于所述一或多个输入时钟信号及第二码产生第二经恢复时钟信号，其中所述第二码具有与所述第一码的内插码偏移，其中所述内插码偏移对应于所述第二经恢复时钟信号中相对于所述第一经恢复时钟信号的相移；其中所述第一相位内插器及第二相位内插器的所述输出被配置为合并的，其中当组合时，所述第一及第二经恢复时钟信号形成经组合的经恢复时钟信号。

附图说明