[发明专利]半导体器件

说明书

一种半导体器件包括具有第一布线层的布线基板。第一布线层包括第一布线图案、第二布线图案和第三布线图案，第一布线图案是第一信号的传输路径，第二布线图案是第二信号的传输路径并且被布置为与第一布线图案的一侧接近，第三布线图案是第三信号的传输路径并且被布置为与第一布线图案的另一侧接近。包括第一至第三布线图案的布线图案组具有：第一部分，其中第一至第三布线图案的布线宽度彼此相等；以及第二部分，其中第一布线图案的布线宽度大于第二和第三布线图案中的每一者的布线宽度。

技术领域

本发明涉及一种半导体器件，并且涉及例如有效地应用于使用布线基板的半导体器件的技术，在该布线基板上半导体芯片和布线基板经由接合线彼此电连接。

背景技术

作为使用具有多个布线层的布线基板的半导体器件，存在专利文件1(日本未审专利申请公开No.2001-24084)和专利文件2(日本未审专利申请公开No.2019-114601)。

下面列出了所公开的技术。

[专利文件1]日本未审专利申请公开No.2001-24084

[专利文件2]日本未审专利申请公开No.2019-114601

发明内容

近年来，即使对于低成本型半导体器件，也需要小型化和高信号传输速度。作为低成本型半导体器件，例如，其中半导体芯片和布线基板经由接合线彼此电连接的半导体器件或其中布线基板具有两个布线层的类型的半导体器件可以被呈现。

已经发现，从确保通信质量的观点来看，提高上述低成本型半导体器件中的信号传输速度存在问题。

根据对本说明书和附图的描述，其它问题和新颖特征将是明显的。

根据实施例的半导体器件包括半导体芯片、布线基板、以及接合线，该半导体芯片被安装在该布线基板上，该接合线将半导体芯片和布线基板电连接。布线基板包括第一布线层和第二布线层，接合焊盘被形成在第一布线层中，外部端子被形成在第二布线层中。第一布线层包括第一布线图案、第二布线图案、以及第三布线图案，第一布线图案是第一信号的传输路径，第二布线图案是第二信号的传输路径并且被布置为与第一布线图案的一侧接近，第三布线图案是第三信号的传输路径并且被布置为与第一布线图案的另一侧接近。包括第一布线图案、第二布线图案和第三布线图案的布线图案组具有第一部分和第二部分，在第一部分中第一布线图案的布线宽度、第二布线图案的布线宽度和第三布线图案的布线宽度彼此相等，在第二部分中第一布线图案的布线宽度大于第二布线图案的布线宽度和第三布线图案的布线宽度。

附图说明

图1是示出了根据一个实施例的包括半导体器件的电子装置的配置示例的说明图。

图2是示出了在图1所示的电子装置中的电路的配置示例的说明图。

图3是图1所示的两个半导体器件中的一个半导体器件的顶视图。

图4是图3所示的半导体器件的底视图。

图5是沿图3中的线A-A的截面图。

图6是示出了当图3所示的密封体被去除时的状态的顶视图。

图7是示出了图5所示的布线基板的布线布局的示例的平面图。

图8是示意性地示出了被布置在图7所示的布线区域WR中的多个布线图案的一部分的平面图。

图9是示出了关于图8所研究的示例的平面图。

图10是与图9所示的布线基板相对设置的第二布线层的放大平面图。

图11是布线基板的放大平面图，该布线基板是关于图8所示的布线基板的变型。

图12是布线基板的放大平面图，该布线基板是关于图8所示的布线基板的另一变型。