[发明专利]具有多外延层衬底配置的氧化物场沟槽功率MOSFET

权利要求书

1.一种集成电路晶体管器件，包括：

半导体衬底，包括：

掺杂有第一类型掺杂剂的基底衬底层；

在所述基底衬底层上的第一外延层，所述第一外延层具有第一厚度并且掺杂有所述第一类型掺杂剂以提供第一电阻率；

在所述第一外延层上的第二外延层，所述第二外延层具有第二厚度并且掺杂有所述第一类型掺杂剂以提供第二电阻率；以及

在所述第二外延层上的第三外延层，所述第三外延层具有第三厚度并且掺杂有所述第一类型掺杂剂以提供第三电阻率；

其中所述第三电阻率高于所述第二电阻率；

其中所述第二电阻率高于所述第一电阻率；

第一掺杂区，掩埋在所述半导体衬底的所述第三外延层中并且提供晶体管本体；

第二掺杂区，在所述半导体衬底中并且提供晶体管源极，其中所述第二掺杂区邻近所述第一掺杂区；

沟槽，延伸到所述半导体衬底中并且穿过所述第一掺杂区、所述第二掺杂区和所述第三外延层，并且部分地进入所述第二外延层；

在所述沟槽内的晶体管多源区，所述晶体管多源区通过第一绝缘层与所述半导体衬底绝缘；以及

在所述沟槽内的晶体管多栅区，所述晶体管多栅区通过第二绝缘层与所述半导体衬底绝缘。

2.根据权利要求1所述的集成电路晶体管器件，其中所述晶体管多栅区包括：

在所述晶体管多源区之上的多氧化物区；

第一栅瓣，在所述多氧化物区的第一侧；以及

第二栅瓣，在所述多氧化物区的与所述第一侧相对的第二侧。

3.根据权利要求1所述的集成电路晶体管器件，其中所述第二外延层具有第二掺杂剂浓度，其中所述第三外延层具有第三掺杂剂浓度，并且其中所述第二掺杂剂浓度大于所述第三掺杂剂浓度。

4.根据权利要求3所述的集成电路晶体管器件，其中所述第三掺杂剂浓度具有根据所述第三外延层中的深度而增加的梯度。

5.根据权利要求3所述的集成电路晶体管器件，其中所述第二掺杂剂浓度根据所述第二外延层中的深度而基本恒定。

6.根据权利要求1所述的集成电路晶体管器件，其中所述第一外延层具有第一掺杂剂浓度，其中所述第二外延层具有第二掺杂剂浓度，并且其中所述第三掺杂剂浓度大于所述第二掺杂剂浓度。

7.根据权利要求6所述的集成电路晶体管器件，其中所述第一掺杂剂浓度具有根据所述第一外延层中的深度而增加的梯度。

8.根据权利要求6所述的集成电路晶体管器件，其中所述第二掺杂剂浓度根据所述第二外延层中的深度而基本恒定。

9.根据权利要求1所述的集成电路晶体管器件，其中所述第二外延层具有第二掺杂剂浓度，所述第二掺杂剂浓度被配置为控制根据所述第二外延层中的深度而基本恒定的电场水平。

10.根据权利要求1所述的集成电路晶体管器件，其中所述第三外延层具有第三掺杂剂浓度，所述第三掺杂剂浓度被配置为控制所述第三外延层中的最大电场水平。

11.根据权利要求1所述的集成电路晶体管器件，还包括到所述第一掺杂区和所述第二掺杂区的源极本体触点，其中所述最大电场位于所述源极本体触点下方。