[发明专利]半导体装置和制造该半导体装置的方法

说明书

可以提供一种半导体装置，包括：衬底，其包括单元区域和外围电路区域；多个单元晶体管，其位于单元区域中；外围电路，其位于外围电路区域中；第一蚀刻停止膜，其覆盖多个单元晶体管；第二蚀刻停止膜，其覆盖外围电路并且限定穿过其中的底部插塞空间；电容器结构，其位于单元区域中并且包括多个下电极，多个下电极穿过第一蚀刻停止膜并且分别连接到单元晶体管；外围电路接触件，其位于外围电路区域中，外围电路接触件穿过第二蚀刻停止膜并且电连接到外围电路；以及绝缘衬垫，其位于第二蚀刻停止膜的限定底部插塞空间的侧壁部分上，绝缘衬垫围绕外围电路接触件的侧壁的至少一部分。

相关申请的交叉引用

本申请基于并要求于2021年9月3日在韩国知识产权局提交的韩国专利申请No.10-2021-0125871的优先权，该申请的公开内容以引用方式全部并入本文中。

技术领域

本发明构思涉及一种半导体装置和/或制造该半导体装置的方法，更具体地，涉及一种包括单元电容器的半导体装置和/或制造该半导体装置的方法。

背景技术

随着半导体装置的尺寸缩小，半导体装置的单个微图案的尺寸已经减小。当单个微图案的尺寸减小时，单元电容器的高度和外围电路接触件的高度增大以获得特定电容，因此，在形成外围电路接触件的工艺中可能发生未对准等。

发明内容

本发明构思的一些示例实施例提供一种能够减轻或防止外围电路接触件的未对准的半导体装置。

本发明构思的一些示例实施例提供一种能够防止外围电路接触件的未对准的制造半导体装置的方法。

根据本发明构思的一方面，半导体装置包括：衬底，其包括单元区域和外围电路区域，外围电路区域位于单元区域的至少一侧上；多个单元晶体管，其位于单元区域中；外围电路，其位于外围电路区域中；第一蚀刻停止膜，其覆盖单元区域中的多个单元晶体管；第二蚀刻停止膜，其覆盖外围电路区域中的外围电路，第二蚀刻停止膜限定穿过其中的底部插塞空间；电容器结构，其位于单元区域中，电容器结构包括多个下电极，多个下电极穿过第一蚀刻停止膜，并且分别连接到多个单元晶体管；外围电路接触件，其位于外围电路区域中，外围电路接触件穿过第二蚀刻停止膜，并且电连接到外围电路；以及绝缘衬垫，其位于第二蚀刻停止膜的限定底部插塞空间的侧壁部分上，绝缘衬垫围绕外围电路接触件的侧壁的至少一部分。

根据本发明构思的另一方面，半导体装置包括：衬底，其包括单元区域和外围电路区域，外围电路区域位于单元区域的至少一侧上；多个单元晶体管，其位于单元区域中；外围电路，其位于外围电路区域中；第一蚀刻停止膜，其覆盖单元区域中的多个单元晶体管，第一蚀刻停止膜在与衬底的顶表面垂直的竖直方向上具有第一高度；第二蚀刻停止膜，其覆盖外围电路区域中的外围电路；电容器结构，其位于单元区域中，电容器结构包括多个下电极，多个下电极穿过第一蚀刻停止膜并且分别连接到多个单元晶体管；外围电路接触件，其位于外围电路区域中，外围电路接触件穿过第二蚀刻停止膜，电连接到外围电路，并且包括主接触部分和连接到主接触部分的底部的底部插塞；以及绝缘衬垫，其围绕底部插塞的侧壁，其中，底部插塞在竖直方向上具有第二高度，第二高度大于第一高度。

根据本发明构思的又一方面，半导体装置包括：衬底，其包括单元区域和外围电路区域，外围电路区域位于单元区域的至少一侧上；位线结构，其位于单元区域中；导电插塞，其位于位线结构的一侧处，导电插塞电连接到衬底；着陆焊盘，其位于导电插塞上，着陆焊盘在竖直方向上延伸，竖直方向与衬底的顶表面垂直；第一蚀刻停止膜，其在单元区域中覆盖着陆焊盘；下电极，其位于单元区域中，下电极穿过第一蚀刻停止膜，连接到着陆焊盘，并且在竖直方向上延伸；外围电路，其位于外围电路区域中；接触焊盘，其位于外围电路区域中，接触焊盘电连接到外围电路；第二蚀刻停止膜，其覆盖外围电路区域中的接触焊盘；外围电路接触件，其位于外围电路区域中，外围电路接触件穿过第二蚀刻停止膜，电连接到外围电路，并且包括主接触部分和连接到主接触部分的底部的底部插塞；以及绝缘衬垫，其围绕底部插塞的侧壁。

附图说明