[发明专利]一种场效应管制备方法、装置及场效应管

说明书

本申请公开了一种场效应管制备方法、装置及场效应管，涉及半导体技术领域，包括：构建元胞主体，其中，元胞主体设置有漂移区，漂移区的两侧间隔设置有Poly层，Poly层的高度高于漂移区的高度；在两个Poly层之间的漂移区的中间区域上淀积第一介质层，并对第一介质层进行刻蚀处理，以在两个Poly层相对的两侧均形成侧墙；将第一Al+离子注入处于两个侧墙之间的第一沟槽区正对的漂移区，以形成第一P+区；对Poly层和侧墙进行平整处理，并在平整后的Poly层、漂移区铺设金属电极，以得到场效应管。本申请能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC‑MOSFET能够进一步小型化。

技术领域

本申请涉及半导体技术领域，尤其涉及一种场效应管制备方法、装置及场效应管。

背景技术

相关技术中，场效应晶体管，简称为场效应管，是一种电压型控制器件，其包括有金属-氧化物半导体场效应晶体管(metal-oxide semiconductor FET，简称MOSFET)。MOSFET具有开关速度快、高频性能、输入阻抗高、噪声小、驱动功率小、动态范围大、安全工作区域(SOA)宽等一系列优点，因而被广泛的应用。碳化硅MOSFET(SiC-MOSFET)，作为MOSFET的一种，因其高耐压、低损耗、高效率等特性，一直备受重视。在SiC-MOSFET的应用中，通常采用沟槽结构制作得到沟槽型SiC-MOSFET，从而能够最大限度地发挥SiC的特性。但是沟槽型SiC-MOSFET的制备存在一定缺陷，例如，沟槽型SiC-MOSFET的制备工艺，通常在注入Al+离子以形成P+区的过程中，会存在注入偏差，进而导致得到的P+区在尺寸精度上存在误差，进而导致元胞结构的尺寸受到影响，无法对元胞结构进一步缩小，使得SiC-MOSFET的进一步小型化受到阻碍。

发明内容

本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种场效应管制备方法、装置及场效应管，能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC-MOSFET能够进一步小型化。

根据本申请的第一方面实施例的场效应管制备方法，包括：

构建元胞主体，其中，所述元胞主体设置有漂移区，所述漂移区的两侧间隔设置有Poly层，所述Poly层的高度高于所述漂移区的高度；

在两个所述Poly层之间的所述漂移区的中间区域上淀积第一介质层，并对所述第一介质层进行刻蚀处理，以在两个所述Poly层相对的两侧均形成侧墙；

将第一Al+离子注入处于两个所述侧墙之间的第一沟槽区正对的所述漂移区，以形成第一P+区；

对所述Poly层和所述侧墙进行平整处理，并在平整后的所述Poly层、所述漂移区铺设金属电极，以得到场效应管。

根据本申请的一些实施例，所述Poly层的高度比所述漂移区的中间区域的高度高1μm。

根据本申请的一些实施例，所述侧墙的宽度为0.4-0.5μm。

根据本申请的一些实施例，所述构建元胞主体，包括：

在衬底上铺设漂移区；

在所述漂移区上依次铺设第二介质层、光刻胶，并对所述漂移区两侧区域的所述第二介质层、所述光刻胶进行光刻处理，以形成第二沟槽区；

对位于所述第二沟槽区底部的所述漂移区进行刻蚀处理，以形成刻蚀区，并将第二Al+离子注入所述刻蚀区以形成第二P+区；

在所述第二P+区上铺设栅氧化层，并在所述栅氧化层上铺设所述Poly层；

去除所述漂移区的中间区域的所述第二介质层、所述光刻胶，并在所述漂移区中间区域依次注入第三Al+离子形成P-well区、注入N+离子形成N+区，其中，所述N+区位于所述P-well区的上方。