[发明专利]一种半导体结构的制备方法

说明书

本发明提供了一种半导体结构的制备方法，包括：提供衬底，所述衬底内具有若干浅沟槽隔离结构，且所述衬底上具有依次覆盖所述衬底及所述浅沟槽隔离结构的第一阻挡氧化层、抗反射层和光刻胶层；采用各向异性刻蚀工艺除去所述光刻胶层、所述抗反射层及部分厚度的所述第一阻挡氧化层，剩余的所述第一阻挡氧化层构成第二阻挡氧化层，所述第二阻挡氧化层的厚度小于所述第一阻挡氧化层厚度的一半；采用各向同性刻蚀工艺除去所述第二阻挡氧化层；在所述衬底上形成存储栅结构。通过各向异性刻蚀工艺除去第一阻挡氧化层的大部分厚度，缩短所述各向同性刻蚀工艺的工艺时间，进而减小浅沟槽隔离结构中侧墙缺口的大小。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的制备方法。

背景技术

SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化物-硅)闪存器件具有单元尺寸小、存储保持性好、操作电压低及与CMOS工艺兼容等特点。图1为现有的SONOS闪存器的结构示意图，如图1所示，现有的SONOS闪存器件包括：衬底20及位于所述衬底20上的存储栅结构，其中，所述衬底20内具有若干沿第一方向x延伸且沿第二方向y分布的浅槽隔离结构21，所述存储栅结构包括覆盖所述衬底20及所述浅沟槽隔离结构21的ONO层23及沿所述第二方向y延伸且沿所述第一方向x分布的存储栅22。参阅图1，除去所述衬底20上的各个膜层的过程中都不可避免的会对所述浅沟槽隔离结构21产生侧向侵蚀，导致所述浅沟槽隔离结构21与所述衬底20的交界处容易出现较大的侧向缺口，使所述浅沟槽隔离结构21的顶面面积减小，进而导致所述浅沟槽隔离结构21上的所述ONO层23在后续的制备工艺中容易受到侵蚀(如图1中圆圈所示)，严重的还会导致所述存储栅22的脱离，对所述SONOS闪存器的性能造成不良影响。

发明内容

本发明的目的在于提供一种半导体结构的制备方法，以解决现有SONOS闪存器制备过程中浅沟槽隔离结构中侧向缺口较大的问题。

为了达到上述目的，本发明提供了一种半导体结构的制备方法，包括：

提供衬底，所述衬底内具有若干浅沟槽隔离结构，且所述衬底上具有依次覆盖所述衬底及所述浅沟槽隔离结构的第一阻挡氧化层、抗反射层和光刻胶层；

采用各向异性刻蚀工艺除去所述光刻胶层、所述抗反射层及部分厚度的所述第一阻挡氧化层，剩余的所述第一阻挡氧化层构成第二阻挡氧化层，所述第二阻挡氧化层的厚度小于所述第一阻挡氧化层厚度的一半；

采用各向同性刻蚀工艺除去所述第二阻挡氧化层；

在所述衬底上形成存储栅结构。

可选的，在所述衬底上形成所述存储栅结构的步骤包括：

形成堆叠的栅极介质层、存储栅材料层及硬掩膜层，所述栅极介质层、存储栅材料层及硬掩膜层依次覆盖所述衬底及所述浅沟槽隔离结构；

除去所述浅沟槽隔离结构上的所述硬掩膜层及所述存储栅材料层，剩余的所述存储栅材料层覆盖所述衬底上的部分所述栅极介质层以构成存储栅，所述存储栅与其覆盖的所述栅极介质层构成所述存储栅结构。

可选的，形成所述存储栅结构之后，还包括：

以剩余的所述硬掩膜层为掩膜，对所述栅极结构两侧的所述衬底进行第一离子注入工艺，以在所述衬底内形成源漏区；

除去所述硬掩膜层。

可选的，进行所述各向异性刻蚀工艺之前，所述浅沟槽隔离结构的顶面高于所述衬底的顶面。

可选的，采用各向异性刻蚀工艺除去所述光刻胶层、所述抗反射层及部分厚度的所述第一阻挡氧化层的同时，除去所述浅沟槽隔离结构上的所述第二阻挡氧化层并除去所述浅沟槽隔离结构的部分厚度，剩余的所述浅沟槽隔离结构的顶面高于所述第二阻挡氧化层的顶面。