[发明专利]一种闪存器件及其制备方法

说明书

本发明提供了一种闪存器件及其制备方法，包括：衬底，所述衬底内具有沟槽；介质层，所述介质层覆盖所述沟槽的内壁；浮栅层，位于所述介质层上，充满所述沟槽并向上延伸至高于所述衬底的顶面；栅极介质层，覆盖所述浮栅层的顶面及所述浮栅层高于所述衬底的侧壁；控制栅层，覆盖所述浮栅层顶面的所述栅极介质层。本发明中的所述浮栅层与所述介质层之间具有垂直耦合的部分，以减小所述浮栅层水平方向上的面积，进而减小所述闪存器件的面积；同时，可以通过改变所述沟槽深度的方式增加所述浮栅层与所述介质层之间垂直耦合的面积，进而增加所述闪存器件的写入速度，提高所述闪存器件的可靠性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种闪存器件及其制备方法。

背景技术

闪存器件由于具有密度高、价格低、可电编程等特点而得到了广泛应用，目前的进行商业化生产的闪存器件主要集中在65nm～50nm的技术节点，但随5G通讯及车载电子领域的不断发展，要求闪存器件提供更小的面积和更高的可靠性，减小闪存器件面积的同时保证器件的可靠性是目前闪存器件制备的关键及难点。

发明内容

本发明的目的在于提供一种闪存器件及其制备方法，减小闪存器件面积的同时保证器件的可靠性。

为了达到上述目的，本发明提供了一种闪存器件，包括：

衬底，所述衬底内具有沟槽；

介质层，位于所述沟槽内并覆盖所述沟槽的内壁；

浮栅层，位于所述介质层上，充满所述沟槽并向上延伸至高于所述衬底的顶面；

栅极介质层，覆盖所述浮栅层的顶面及所述浮栅层高于所述衬底部分的侧壁；

控制栅层，覆盖所述浮栅层顶面的所述栅极介质层。

可选的，所述介质层包括遂穿氧化层及隔离层，所述遂穿氧化层覆盖所述沟槽的底面并向上延伸至覆盖所述沟槽的部分侧壁，所述隔离层覆盖所述沟槽的剩余侧壁，所述遂穿氧化层的介电常数小于所述隔离层的介电常数。

可选的，所述介质层为遂穿氧化层。

可选的，还包括：

源漏区，位于所述沟槽两侧的所述衬底内；

金属硅化物层，位于所述源漏区及所述控制栅层上；

钝化层，整面覆盖所述金属硅化物层及所述控制栅层；

金属布线层，位于所述钝化层上，并通过位于所述钝化层内的若干电连接件与所述源漏区电性连接。

可选的，所述沟槽的深度为

可选的，所述浮栅层的厚度为

基于同一发明构思，本发明还提供一种闪存器件的制备方法，包括：

提供衬底，在所述衬底内形成沟槽；

在所述沟槽内形成介质层，所述介质层覆盖所述沟槽的内壁；

在所述介质层上形成浮栅层，所述浮栅层充满所述沟槽并向上延伸至高于所述衬底的顶面；

在所述浮栅层上形成栅极介质层，所述栅极介质层覆盖所述浮栅层的顶面及所述浮栅层高于所述衬底部分的侧壁；

在所述栅极介质层上形成控制栅层，所述控制栅层覆盖所述浮栅层顶面的所述栅极介质层。

可选的，形成所述介质层的步骤包括：

在所述衬底上形成遂穿氧化层，所述遂穿氧化层覆盖所述沟槽的内壁及所述衬底；

除去所述衬底上及所述沟槽的部分侧壁上的所述遂穿氧化层；