[发明专利]半导体器件及其制作方法

说明书

本申请涉及一种半导体器件及其制作方法。一种半导体器件包括背侧触点和衬底。外延场阑区可形成在衬底上，具有随着与衬底的距离增大而减小的渐变掺杂分布，并且外延漂移区可与外延场阑区相邻地形成。前侧器件可形成在外延漂移区上。

技术领域

本说明书涉及半导体器件及其制作方法。

背景技术

在各种类型的高功率场景中可能需要半导体器件，诸如在电动车辆或太阳能场景中。此类半导体器件可具有各种类型的操作和/或制造约束。例如，除了提供高功率电平之外，可能要求此类半导体器件提供快速切换、低功率损耗、高等级的可靠性(例如，避免过热)、和成本高效的制造。

发明内容

根据一个一般性方面，一种半导体器件可包括背侧触点、与所述背侧触点相邻的衬底、以及形成在所述衬底上并具有随着与所述衬底的距离增大而减小的渐变掺杂分布的外延场阑区。所述半导体器件可包括与所述外延场阑区相邻的外延漂移区、以及形成在所述外延漂移区上的前侧器件。

根据另一一般性方面，一种半导体器件可包括背侧触点、和与所述背侧触点相邻并且具有第一导电类型的掺杂的衬底。所述半导体器件可包括形成在所述衬底上并且具有随着与所述衬底的距离增大而减小的第二导电类型的渐变掺杂分布的外延场阑区、与所述外延场阑区相邻并且具有所述第二导电类型的基本上均匀的掺杂分布的外延漂移区、以及形成在所述外延漂移区上的前侧器件。

根据另一一般性方面，一种制造半导体器件的方法可包括在衬底上执行至少一个外延生长工艺，以获得在所述衬底上的外延场阑区和在所述外延场阑区上的外延漂移区。所述方法还可包括执行前侧处理以在所述外延漂移区上形成至少一个前侧器件。

一个或多个实施方式的细节在附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。

附图说明

图1是具有外延场阑区的半导体器件的简化视图。

图2是图1的半导体器件的更具体示例性具体实施。

图3是例示可在图1和图2的示例中使用的第一示例性掺杂分布的图示。

图4是例示可在图1和图2的示例中使用的第二示例性掺杂分布的图示。

图5是例示可用于获得图3和图4的示例性掺杂分布的中间掺杂分布的图示。

图6是例示用于制造图1和图2的示例性半导体器件的第一示例性制造过程的流程图。

图7是例示用于制造图1和图2的示例性半导体器件的第二示例性制造过程的流程图。

图8是与常规示例相比例示示例性具体实施的示例性集电极-发射极电压和集电极电流的示例性图示。

具体实施方式

许多高功率半导体器件利用例如被设计为通过阻挡器件的高关断状态电场或以其它方式管理器件的关断状态行为来促进器件的期望击穿电压的漂移区。尽管提供这些和其它优点，但是此类漂移区也表现出许多缺点。

例如，漂移区表现出抑制对应器件的所期望导通行为的比导通电阻(R_{on-_sp})。可能通过改变漂移区的物理特性(例如，其大小或掺杂分布)或器件的物理特性(例如，减小器件通道长度)来降低R_{on_sp}，但是这样做可能直接导致其它设计困难，诸如总体更大的器件、增大的器件电容、或漂移区的所期望优点(诸如击穿电压控制)的降低。

为了便于这些和其它器件约束，一些器件包括场阑层，例如，与漂移区相邻并且远离器件区。此类器件中的场阑层可比轻掺杂的漂移区更重地掺杂，并且可能使器件的关断状态电场在到达场阑层时突然下降。

然而，在常规场阑器件中，试图以期望的方式形成此类场阑层是困难的并且是昂贵的。例如，常规场阑层可利用离子注入工艺来被掺杂，离子注入工艺通常是高能量、高成本工艺。