[发明专利]非易失性存储器件

说明书

提供一种非易失性存储器件。该存储器件包括：字线，堆叠在衬底上；串选择线，在字线上，该串选择线在第一水平方向上彼此间隔开并在第二水平方向上延伸；以及存储单元阵列，包括存储块，每个存储块包括与字线和串选择线连接的存储单元。串选择线包括第一串选择线和比第一串选择线更远离字线切割区的第二串选择线，并且在对连接到所选字线和第一串选择线的第一存储单元执行的编程操作之前，执行对连接到所选字线和第二串选择线的第二存储单元执行的编程操作。

相关申请的交叉引用

本申请要求于2021年9月29日在韩国知识产权局提交的韩国专利申请No.10-2021-0128945的优先权，其公开内容通过引用整体并入本文中。

技术领域

本公开涉及一种存储器件，更具体地，涉及一种具有多孔结构的非易失性存储器件。

背景技术

存储器件用于存储数据，并且可以分为易失性存储器件和非易失性存储器件。根据对非易失性存储器件的增加容量和减小尺寸的持续需求，已经开发了包括在衬底上竖直延伸的多个沟道孔(即多个沟道结构)的三维存储器件。为了提高三维存储器件的集成度，可以增加包括在每个存储块中的沟道孔(即沟道结构)的数量。在非易失性存储器件具有这种增加的沟道孔的情况下，由于沟道孔(即沟道结构)之间的固有特性的差异，可能存在性能差异。

发明内容

本公开提供了一种非易失性存储器件，该非易失性存储器件能够通过考虑沟道孔的固有特性确定编程顺序来减小由于沟道孔的固有特性差异而导致的性能差异。

根据示例实施例的一方面，一种非易失性存储器件包括：多条字线，沿竖直方向堆叠在衬底上；多条串选择线，在多条字线上，多条串选择线在第一水平方向上彼此间隔开并且在第二水平方向上延伸，第一水平方向和第二水平方向平行于衬底的表面，并且第二水平方向垂直于第一水平方向；以及存储单元阵列，包括多个存储块，每个存储块包括连接到多条字线和多条串选择线的多个存储单元，多条串选择线包括第一串选择线和比第一串选择线更远离字线切割区的第二串选择线，并且在对连接到所选字线和第一串选择线的第一存储单元的编程操作之前，执行对连接到所选字线和第二串选择线的第二存储单元的编程操作。

根据示例实施例的一方面，一种非易失性存储器件包括：存储单元阵列，包括多个存储块，每个存储块包括多个存储单元；行解码器，经由多条字线和多条串选择线连接到存储单元阵列，多条字线在衬底上沿竖直方向堆叠，并且多条串选择线在多条字线上沿水平方向延伸；以及控制逻辑电路，被配置为根据编程命令和地址，基于地址来生成行地址，使得以与多条串选择线的物理布置顺序不同的随机顺序来对多个存储单元进行编程。行解码器被配置为根据行地址将选择电压顺序地施加到多条串选择线并将编程电压施加到多条字线中的所选字线。

根据示例实施例的又一方面，一种非易失性存储器件包括：多条字线，沿竖直方向堆叠在衬底上；多条串选择线，在多条字线上，多条串选择线在第一水平方向上彼此间隔开并且在第二水平方向上延伸，第一水平方向和第二水平方向平行于衬底的表面，并且第二水平方向垂直于第一水平方向；以及存储单元阵列，包括连接到多条字线和多条串选择线的多个存储单元。多条串选择线包括：第一串选择线和第二串选择线，其包括在内部沟道孔组中；以及第三串选择线和第四串选择线，其包括在比内部沟道孔组更靠近字线切割区的外部沟道孔组中。顺序执行对连接到第一串选择线和第二串选择线的存储单元的编程操作，随后，顺序执行对连接到第三串选择线和第四串选择线的存储单元的编程操作。

附图说明

根据结合附图给出的对实施例的以下描述，将更清楚地理解以上和其他方面，在附图中：

图1是示出了根据实施例的存储器系统的框图；

图2是示出了根据实施例的存储器件的框图；

图3是示出了根据实施例的存储块的电路图；

图4A是示出了根据实施例的存储块的透视图；