[发明专利]高压半导体开关

权利要求书

1.一种高压半导体开关，包括：

第一开关子电路，其包括一个或更多个FET电路和第一电压移位FET，其中，所述第一开关子电路的第一FET电路包括第一FET和第二FET；

第二开关子电路，其包括一个或更多个FET电路和第二电压移位晶体管，其中，所述第二开关子电路的第一FET电路包括第三FET和第四FET；

其中，所述第一FET、第二FET、第三FET、第四FET、第一电压移位FET和第二电压移位晶体管中的每个都包括栅极、漏极和源极；

其中：

所述第一FET的栅极和所述第二FET的栅极连接到所述第一开关子电路的栅极端子；

所述第三FET的栅极和所述第四FET的栅极连接到所述第二开关子电路的栅极端子；

所述第一FET的源极、所述第二FET的源极与所述第一电压移位FET的栅极相连；

所述第三FET的源极、所述第四FET的源极与所述第二电压移位FET的栅极相连；并且

所述高压半导体开关还包括：

连接到所述第一FET的漏极和所述第四FET的漏极的输入端子；和

连接到所述第二FET的漏极和所述第三FET的漏极的输出端子。

2.根据权利要求1所述的高压半导体开关，其中，所述高压半导体开关的输出端子与量子计算系统的离子阱的至少一个电极电连通。

3.根据权利要求2所述的高压半导体开关，其中，所述高压半导体开关位于所述量子计算系统的低温恒温器中。

4.根据权利要求1所述的高压半导体开关，其中，所述高压半导体开关被配置为在低至20开尔文或低于20开尔文时最小化冻结。

5.根据权利要求1所述的高压半导体开关，其中，所述第一开关子电路和第二开关子电路中的至少一个包括至少一个电容器，其中，所述电容器减缓对负载的电荷注入。

6.一种驱动高压开关电路的方法，所述方法包括：

提供高压半导体开关，所述高压半导体开关包括：

第一开关子电路，其包括一个或更多个FET电路和第一电压移位FET，其中，所述第一开关子电路的第一FET电路包括第一FET和第二FET；

第二开关子电路，其包括一个或更多个FET电路和第二电压移位晶体管，其中，所述第二开关子电路的第一FET电路包括第三FET和第四FET；

其中，所述第一FET、第二FET、第三FET、第四FET、第一电压移位FET和第二电压移位晶体管中的每个都包括栅极、漏极和源极；

其中：

所述第一FET的栅极和所述第二FET的栅极连接到所述第一开关子电路的栅极端子；

所述第三FET的栅极和所述第四FET的源极连接到所述第二开关子电路的栅极端子；

所述第一FET的源极、所述第二FET的源极与所述第一电压移位FET的栅极相连；并且

所述第三FET的源极、所述第四FET的源极与所述第二电压移位FET的栅极相连；并且

所述高压半导体开关还包括：

连接所述第一FET的漏极和所述第四FET的漏极的输入端子；和

连接到所述第二FET的漏极和所述第三FET的漏极的输出端子；

向所述输入端子施加第一电压，其中，向所述输入端子施加所述第一电压使得

当所述第一电压信号是使得所述第一FET、第二FET、第三FET和第四FET导通的使能信号时，通过向所述高压半导体开关的第一端子和第二端子施加所述第一电压，将所述第一开关子电路切换为导通；或者

当所述第一电压是使得所述第一FET、所述第二FET或者所述第一FET和所述第二FET不导通，并且使得所述第三FET、所述第四FET或者所述第三FET和所述第四FET不导通的禁用信号时，通过向所述高压半导体开关的所述第一端子和第二端子施加所述第一信号，将所述第一开关子电路切换为不导通。

7.根据权利要求6所述的方法，其中，所述高压半导体开关的输出端子与量子计算系统的离子阱的至少一个电极电连通。