[发明专利]一种多芯片互联系统及其方法

说明书

一种多芯片互联系统，芯片包括：主设备；XSPI主端，其通过AXI总线与主设备连接；从设备；XSPI从端，其通过AXI总线与从设备连接，一方芯片的XSPI主端通过XSPI总线与另一方芯片的XSPI从端连接，XSPI主端对主设备的AXI信息进行编码，并将其送给XSPI从端，XSPI从端对编码后的AXI信息进行解码，并将AXI信息发送给从设备，XSPI从端对从设备的AXI反馈信息进行编码，并将其发送给XSPI主端，XSPI主端对编码后的AXI反馈信息进行解码，并将AXI反馈信息通过AXI总线发送给主设备。本申请还提供一种多芯片互联方法，减少了系统的复杂度和开发成本，同时拥有很大的扩展空间。

技术领域

本申请涉及技术领域，特别是涉及一种多芯片互联系统及其方法。

背景技术

随着行业需求的增加，以汽车电子为例，智能座舱，辅助驾驶，自动驾驶等需求产生了越来越复杂的系统芯片（System on Chip，SoC），系统芯片集成了不同的处理器，可以支持同时运行多个系统。系统的复杂和多样化自然需要芯片间有高效安全的互联方法。

目前芯片互联的方法多以复杂昂贵模块为基础搭建，并且复杂多样的系统中对芯片间互联性能的要求各不相同，急需一个简单，高效安全的芯片互联方案。

发明内容

为了解决现有技术存在的不足，本申请的目的在于提供一种多芯片互联系统及其方法，可以减少了整体系统的复杂度和开发成本，同时拥有很大的扩展空间。

为实现上述目的，本申请提供的多芯片互联系统，

各所述芯片包括：

数据发送端；

XSPI主端，其具有AXI Slave接口，所述数据发送端通过AXI总线访问所述AXISlave接口；

数据接收端；

XSPI从端，其具有AXI Master接口，所述数据接收端通过AXI总线访问所述AXIMaster接口，

一方所述芯片的所述XSPI主端通过XSPI总线与另一方所述芯片的所述XSPI从端连接，

一方所述芯片的所述XSPI主端对通过所述AXI总线接收到的一方所述芯片的所述数据发送端的AXI信息进行编码，并将编码后的AXI信息通过XSPI总线发送给另一方所述芯片的所述XSPI从端，

另一方所述芯片的所述XSPI从端对所述编码后的AXI信息进行解码，以获得所述AXI信息并将其通过AXI总线发送给另一方所述芯片的所述数据接收端，

另一方所述芯片的所述XSPI从端对通过所述AXI总线接收到的另一方所述芯片的所述数据接收端的AXI反馈信息进行编码，并将编码后的AXI反馈信息通过XSPI总线发送给一方所述芯片的所述XSPI主端，

一方所述芯片的所述XSPI主端对所述编码后的AXI反馈信息进行解码，以获得所述AXI反馈信息并将其通过AXI总线发送给一方所述芯片的所述数据发送端。

进一步地，所述XSPI主端发送所述编码后的AXI信息后，等待所述数据接收端发送的DQS，当收到规定数量的数据后结合数据传输；当所述数据接收端超过规定时间没有响应，则触发超时机制。

进一步地，所述编码后的AXI信息包括：AXI写，其包括写地址通道和写数据通道；以及AXI读，其包括读地址通道，所述编码后的AXI反馈信息包括：AXI写，其包括写响应通道；以及AXI读，其包括读数据通道。

进一步地，当所述数据发送端的传输时间超过超时阈值时，所述数据发送端继续选中所述数据接收端，并停止向所述数据接收端发送时钟，在维持所述超时阈值后断开传输。

更进一步地，当选择信号被选中且未收到所述数据发送端的时钟的时长超过超时阈值时，所述数据接收端断开传输。