[发明专利]一种多芯片互联系统及其方法

权利要求书

1.一种多芯片互联系统，

多芯片包括第一芯片和第二芯片，所述第一芯片和所述第二芯片包括：

数据发送端；

XSPI主端，其具有AXI Slave接口，所述数据发送端通过AXI总线访问所述AXI Slave接口；

数据接收端；

XSPI从端，其具有AXI Master接口，所述数据接收端通过AXI总线访问所述AXI Master接口，

所述第一芯片的所述XSPI主端通过XSPI总线与所述第二芯片的所述XSPI从端连接，

所述第一芯片的所述XSPI主端对通过所述AXI总线接收到的所述第一芯片的所述数据发送端的AXI信息进行编码，并将编码后的AXI信息通过XSPI总线发送给所述第二芯片的所述XSPI从端，

所述第二芯片的所述XSPI从端对所述编码后的AXI信息进行解码，以获得所述AXI信息并将其通过AXI总线发送给所述第二芯片的所述数据接收端，

所述第二芯片的所述XSPI从端对通过所述AXI总线接收到的所述第二芯片的所述数据接收端的AXI反馈信息进行编码，并将编码后的AXI反馈信息通过XSPI总线发送给所述第一芯片的所述XSPI主端，

所述第一芯片的所述XSPI主端对所述编码后的AXI反馈信息进行解码，以获得所述AXI反馈信息并将其通过AXI总线发送给所述第一芯片的所述数据发送端。

2.根据权利要求1所述的多芯片互联系统，其中，所述XSPI主端发送所述编码后的AXI信息后，等待所述数据接收端发送的DQS，当收到规定数量的数据后结合数据传输；当所述数据接收端超过规定时间没有响应，则触发超时机制。

3.根据权利要求1所述的多芯片互联系统，其中，所述编码后的AXI信息包括：AXI写，其包括写地址通道和写数据通道；以及AXI读，其包括读地址通道，所述编码后的AXI反馈信息包括：AXI写，其包括写响应通道；以及AXI读，其包括读数据通道。

4.根据权利要求1所述的多芯片互联系统，其中，当所述数据发送端的传输时间超过超时阈值时，所述数据发送端继续选中所述数据接收端，并停止向所述数据接收端发送时钟，在维持所述超时阈值后断开传输。

5.根据权利要求1所述的多芯片互联系统，其中，当选择信号被选中且未收到所述数据发送端的时钟的时长超过超时阈值时，所述数据接收端断开传输。

6.一种多芯片互联方法，多芯片包括第一芯片和第二芯片，所述多芯片互联方法包括：

所述第一芯片的XSPI主端对通过AXI总线接收到的所述第一芯片的数据发送端的AXI信息进行编码，并将编码后的AXI信息通过XSPI总线发送给所述第二芯片的XSPI从端，

所述第二芯片的所述XSPI从端对所述编码后的AXI信息进行解码，以获得所述AXI信息并将其通过AXI总线发送给所述第二芯片的数据接收端，

所述第二芯片的所述XSPI从端对通过所述AXI总线接收到的所述第二芯片的所述数据接收端的AXI反馈信息进行编码，并将编码后的AXI反馈信息通过XSPI总线发送给所述第一芯片的所述XSPI主端，

所述第一芯片的所述XSPI主端对所述编码后的AXI反馈信息进行解码，以获得所述AXI反馈信息并将其通过AXI总线发送给所述第一芯片的所述数据发送端。

7.根据权利要求6所述的多芯片互联方法，其中，所述XSPI主端发送所述编码后的AXI信息后，等待所述数据接收端发送的DQS，当收到规定数量的数据后结合数据传输；当所述数据接收端超过规定时间没有响应，则触发超时机制。

8.根据权利要求6所述的多芯片互联方法，其中，所述编码后的AXI信息包括：AXI写，其包括写地址通道和写数据通道；以及AXI读，其包括读地址通道，所述编码后的AXI反馈信息包括：AXI写，其包括写响应通道；以及AXI读，其包括读数据通道。