“G06F13/14”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果796个，建议您升级VIP下载更多相关专利

[发明专利]控制芯片的方法和集成电路系统-CN202180093544.5在审
发明人：李南;张广宇;肖文才;刘荣国 -专利权人：华为技术有限公司
申请日： 2021-03-30 - 公布日： 2023-10-10 - 主分类号： G06F13/14 文献下载
摘要：本公开涉及一种芯片和控制芯片的方法。该方法包括在休眠模式中将芯片中的多个接收器禁用，并且在休眠模式中将多个唤醒电路禁用，而仅保留一个唤醒电路启用以用于接收唤醒信号。相比于在休眠模式下使得全部唤醒电路启用以接收唤醒信号，该方法可以在休眠模式中节约原本被启用的多个唤醒电路所消耗的电能。这样，使得芯片在休眠模式中可以降低功耗并且延长包括该芯片的电子设备的休眠待机时间。
控制芯片方法集成电路系统

[发明专利]用于确定多核处理器中的布线网络的系统和方法以及相关的多核处理器-CN201980098915.1有效
发明人：阳坤;肖杰 -专利权人：香港大学
申请日： 2019-08-07 - 公布日： 2023-10-10 - 主分类号： G06F13/14 文献下载
摘要：一种用于确定多核处理器中的布线网络的计算机实现的方法和系统。该方法包括使用分层渐进式确定模型确定布线网络，该布线网络包括用于可操作地连接多核处理器中的多个处理器内核的布线路径。该方法还包括输出所确定的布线网络以进行显示。分层渐进式确定模型被布置为将多个处理器内核建模为以具有n行和m列的矩形阵列的形式布置的节点的网格。从矩形阵列中识别嵌套层。每个嵌套层由连接在相同形状但不同尺寸的相应矩形路径中的相应的多个节点形成。确定每个嵌套层的相应的矩形布线路径。相应的矩形布线路径具有相同的形状但具有不同的尺寸。如果嵌套层包括两个或更多个层，则对于相应矩形布线路径中的每一个，为相应矩形布线路径的每个相应角节点，确定将相应角节点与嵌套层的另一个中的至少一个节点连接的另外的矩形布线路径。每个相应角节点的另外的矩形布线路径具有相同的形状但具有不同的尺寸。然后形成包括相应的矩形布线路径和另外的矩形布线路径的布线网络。
用于确定多核处理器中的布线网络系统方法以及相关

[发明专利]用于处理信号的方法、装置和程序-CN201880063004.0有效
发明人：李真在;李昞勳;金珍秀 -专利权人：韩华株式会社
申请日： 2018-09-27 - 公布日： 2023-09-05 - 主分类号： G06F13/14 文献下载
摘要：一种使用机器人控制装置的N(N是正整数)个端口来处理N个或更多个控制信号的方法可包括如下步骤：定义由所述N个端口中的每个端口的逻辑信号组成的N位信号帧；通过参照根据信号帧的端口的顺序，生成用于确定是否使用所述N个端口中的每个端口的端口设置位；通过对根据信号帧的所述N个端口中的每个端口的逻辑信号和端口设置位执行位运算来生成结果位；以及基于结果位处理信号。
用于处理信号方法装置程序

[发明专利]点对点互连中的非对称通道-CN201680086314.5有效
发明人：李志明;阮兴平;胡潇;T·特劳施;周翔;严捷;R·佩布利 -专利权人：英特尔公司
申请日： 2016-07-01 - 公布日： 2023-07-25 - 主分类号： G06F13/14 文献下载
摘要：一种系统包括主机处理器(105)和外围设备(708)。主机处理器(105)通过符合快速外围组件互连(PCIe)的链路耦合到外围设备(708)。外围设备(708)可以包括用于以下操作的逻辑电路：基于使用设备和主机处理器(105)的应用来识别由应用利用的读取与写入比率；以及向主机处理器(105)提供读取与写入比率。主机处理器(105)包括用于以下操作的逻辑电路：向跨符合快速外围组件互连(PCIe)的链路与硬件处理器通信的设备发送命令信号，命令信号指示发送(TX)通道与接收(RX)通道比率，该TX通道与RX通道比率对应于由外围设备(708)识别的读取与写入比率；以及接收设备能够支持非对称TX和RX比率的指示。
点对点互连中的对称通道

[实用新型]一种具有防护功能的双模低功耗SoC芯片-CN202221553102.2有效
发明人：郭小龙;吴海阳;王保根 -专利权人：江苏金亿达能科技有限公司
申请日： 2022-06-21 - 公布日： 2023-07-18 - 主分类号： G06F13/14 文献下载
摘要：本实用新型公开了一种具有防护功能的双模低功耗SoC芯片，包括电源模块、防护模块、嵌入式CPU、时钟模块、存储器及数据传输模块；嵌入式CPU分别与防护模块、嵌入式CPU、时钟模块、存储器及数据传输模块电连接，电源模块通过防护模块与嵌入式CPU电连接。本实用新型通过设置有防护模块，从而不仅可以实现对芯片输送高平电压的过滤，而且还可以通过产生的电平差来提高芯片的被识别能力，此外，还可以在发生浪涌现象时吸收芯片接口电路上的过压电压，起到避免浪涌现象发生的效果，从而可以有效地避免芯片损坏情况的发生，对双模SoC芯片起到更好地防护效果。
一种具有防护功能双模功耗 soc 芯片

[发明专利]用于多芯片系统的冗余通信-CN202180072692.9在审
发明人： S·戈文达拉安;M·N·莫戴;P·S·耶亚达阿南塔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2021-10-28 - 公布日： 2023-06-27 - 主分类号： G06F13/14 文献下载
摘要：一种电子设备，包括：第一部件和事务跟踪单元(710)，该第一部件被配置为通过提供指定第一数据集和输入存储器地址的第一存储器请求(706)来向第二部件传输第一数据集，该事务跟踪单元(710)耦合到第一传送接口(712)，该事务跟踪单元(710)被配置为：接收第一存储器请求(706)；经由第一传送接口(712)向第二部件传输指定第一数据集的至少第一部分的第二存储器请求(716A)；从第二部件接收对第二存储器请求的响应(736A)；确定响应(736A)对应于第二存储器请求；以及基于接收到的对第二存储器请求(716A)的响应(736A)向第一部件提供输出响应(738)。
用于芯片系统冗余通信

[发明专利]使用合并事务的移动设备-CN201780081125.3有效
发明人：阿穆尔·莫斯塔法;莫斯塔法·霍迪耶;德克·尼基施;拉尔夫·伊杰索斯特 -专利权人：英特尔公司
申请日： 2017-11-29 - 公布日： 2023-06-20 - 主分类号： G06F13/14 文献下载
摘要：本公开涉及一种移动设备，其包括：物理层(PHY)系统，其被配置为处理物理层相关操作；更高层系统，其被配置为处理与物理层之上的层相关的操作；以及在PHY系统和更高层系统之间建立的用于向更高层系统报告多个事务的通信信道，其中PHY系统被配置为基于针对更高层系统的单个唤醒消息来合并多个事务。
使用合并事务移动设备

[发明专利]数据处理系统、数据处理装置、数据处理方法及存储有程序的计算机可读取记录介质-CN201980099684.6有效
发明人：尾崎纪之;那须督 -专利权人：三菱电机株式会社
申请日： 2019-08-30 - 公布日： 2023-06-13 - 主分类号： G06F13/14 文献下载
摘要：数据处理装置(10)包含：多个数据处理部(300)，它们执行包含被依次执行的多个子处理在内的处理流程中的所设定的处理；以及数据分发部(210)，其按照发布/订阅式模型而对数据处理部(300)之间的数据的交换进行协调。ID对照部(330)基于附加于从数据分发部(210)接收到的数据即接收数据的识别信息而判别该接收数据是否为被设定为由数据处理部(300)来执行的子处理的对象。数据处理执行部(340)在ID对照部(330)判别为接收数据是子处理的对象的情况下，执行子处理。数据变换部(310)对作为由数据处理执行部(340)进行的子处理的执行结果的数据附加新的识别信息，将附加有新的识别信息的数据发送至数据分发部(210)。
数据处理系统数据处理装置方法存储程序计算机读取记录介质

[发明专利]集成电路总线的地址寻址方法、集成电路总线设备和系统-CN201410076585.5有效
发明人：文飞 -专利权人：瑞萨集成电路设计（北京）有限公司
申请日： 2014-03-04 - 公布日： 2023-05-30 - 主分类号： G06F13/14 文献下载
摘要：本发明实施例公开了一种集成电路总线的地址寻址方法、集成电路总线设备和系统。应用于多个主机与一个从机进行通信的集成电路总线系统中，该地址寻址方法包括：接收所述集成电路总线系统中的主机发送的寻址地址；将所述寻址地址与预先设置的多个设备地址进行对比，其中，所述多个设备地址为在所述集成电路总线系统中的各主机上已配置的从机的设备地址；如果所述寻址地址与所述多个设备地址中的任意一个设备地址一致，确定所述主机寻址成功，否则，确定所述主机寻址失败；根据确定的寻址结果响应所述主机。根据本发明实施例，可以利用现有的主机实现多个主机带一个从机的总线系统升级，从而节省升级成本。
集成电路总线地址寻址方法设备系统

[发明专利]医学监控系统中的安全通信-CN202180050359.8在审
发明人：华宣东;库尔特·E·莱诺;托尼·S·李;凯文·M·欧-温;丹尼·陈;维克托·派士·黄 -专利权人：雅培糖尿病护理公司
申请日： 2021-08-31 - 公布日： 2023-05-09 - 主分类号： G06F13/14 文献下载
摘要：在一个实施例中，一种用于医学传感器和计算设备之间的安全通信的方法，包括由医学传感器从计算设备接收认证请求。该方法包括：基于认证请求中提供的值来生成针对计算设备的质询‑响应消息。该方法包括从计算设备接收响应的质询‑响应消息。该方法包括验证该响应的质询‑响应消息包括期望值并且对应于期望格式。该方法包括响应于验证该响应的质询‑响应消息，向计算设备发送传感器秘密值。
医学监控系统中的安全通信

[发明专利]使用高性能存储器改善系统存储器访问性能-CN202080103259.2在审
发明人：许涛;李玉福;朱磊;刘仕杰 -专利权人：英特尔公司
申请日： 2020-09-17 - 公布日： 2023-03-31 - 主分类号： G06F13/14 文献下载
摘要：系统包括处理器，该处理器能通信地耦合至高性能存储器(130)；以及存储器设备(140)，该存储器设备(140)能通信地耦合至处理器，用于存储平台初始化固件以使处理系统(100)：在处理系统(100)的引导过程期间，将高性能存储器(130)作为用于处理系统(100)的系统存储器初始化；在引导过程期间，生成高性能存储器(130)的位置信息；在引导过程期间，将高性能存储器(130)的位置信息报告给操作系统(OS)；并将与位置信息相对应的信息转发至高性能存储器(130)。系统涉及使用高性能存储器(130)改善系统存储器访问性能。
使用性能存储器改善系统访问

[发明专利]信息处理系统、信息处理设备、外围设备、数据传输方法-CN201880008088.8有效
发明人：大本能久 -专利权人： NEC平台株式会社
申请日： 2018-01-19 - 公布日： 2023-03-07 - 主分类号： G06F13/14 文献下载
摘要：[问题]借助于便宜的配置在从具有多个处理器和公共并行端口的信息处理设备向外围设备传输数据时减少由公共并行端口中的排他控制引起的死锁的发生。[解决方案]一种信息处理系统，其配备有信息处理设备以及外围设备，该信息处理设备包括多个处理器和公共并行端口(端口)，该外围设备包括数据分类装置和多个计算装置。每个处理器将每个处理器标识符附加到能够表示给定数据的各自系列代码，从而生成能够在端口的总线宽度中一次写入的写入单位，并且将写入单位顺序地写入端口同时不执行排他控制。数据分类装置从端口顺序地读取写入单位，并且将包括在写入单位中的一系列代码顺序地输出到与写入单位中包括的处理器标识符相关联的计算装置。计算装置基于一系列代码重建原始数据。
信息处理系统设备外围设备数据传输方法

[发明专利]一种有状态业务的处理方法及装置-CN202080099188.3在审
发明人：李君瑛 -专利权人：华为技术有限公司
申请日： 2020-04-17 - 公布日： 2022-11-15 - 主分类号： G06F13/14 文献下载
摘要：本申请提供一种有状态业务的处理方法及装置，涉及通信技术领域，用于在网卡处理有状态业务卸载时提高单个业务的处理性能。该方法应用于网卡中，该网卡与主机连接，包括：接收来自主机的第一连接的标识，第一连接为有状态业务所在的连接；根据第一连接的标识获取第一连接的上下文，第一连接的上下文用于指示第一连接的相关信息，第一连接的上下文是第一连接的上一个数据块被处理后更新得到的上下文；根据第一连接的上下文生成数据处理指令，该数据处理指令可用于处理第一数据量的数据；使用第一数据量对应的发送带宽从主机中下载第一连接的数据块；根据数据处理指令处理第一连接的数据块以得到多个报文；发送多个报文。
一种状态业务处理方法装置

[发明专利]消息交换装置以及消息交换方法-CN202180019493.1在审
发明人：上口贤男 -专利权人：发那科株式会社
申请日： 2021-03-03 - 公布日： 2022-11-01 - 主分类号： G06F13/14 文献下载
摘要：本发明提供一种消息交换装置以及消息交换方法，能够在利用SNS的社区中针对所有消息(内容)，全面地对相关项目进行收集、分类。消息交换装置使用SNS的组功能来交换属于任意的组的成员间的消息，其具有：存储部，其存储在所述成员间交换的消息；项目设定部，其设定用于对属于所述组的成员间交换的消息进行分类的项目；消息交换部，其按由所述项目设定部设定的所述项目来交换消息；按项消息管理部，其将由所述消息交换部交换的消息，按所述项目存储在所述存储部中。
消息交换装置以及方法

[发明专利]用于集成电路的互连网络-CN201910406180.6有效
发明人：安德鲁·戴维·图恩;耿光辉;徐政 -专利权人： ARM有限公司
申请日： 2019-05-16 - 公布日： 2022-09-30 - 主分类号： G06F13/14 文献下载
摘要：本公开涉及用于集成电路的互连网络。一种用于在集成电路的多个节点之间提供数据传输的互连网络包括：许多端点，所述许多端点用于与所述集成电路的相应的节点交换数据；主网络，该主网络用于从源端点向目的地端点路由主净荷；以及冗余网络，该冗余网络用于向所述目的地端点路由冗余净荷，该冗余净荷包括基于所述主净荷的至少一部分计算出的第一校验码，该第一校验码具有比所述主净荷的所述至少一部分更少的位。所述目的地端点包括错误校验电路，该错误校验电路用于执行错误校验操作以基于经由所述主网络接收到的所述主净荷计算第二校验码，并且基于所述第二校验码与经由所述冗余网络接收到的所述第一校验码的比较来验证所述主净荷的完整性。
用于集成电路互连网络

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 796 条