[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成包括交替叠置的电介质层和牺牲层的叠层结构；形成贯穿叠层结构的沟道结构；形成至少一个选择栅极层，其中，选择栅极层的材料包括多晶硅；形成贯穿叠层结构并延伸至衬底的栅极缝隙；以及经由栅极缝隙，将选择栅极层与衬底之间的牺牲层置换为栅极层，其中，栅极层的材料包括金属。

分案申请声明

本申请是2021年05月06日递交的发明名称为“三维存储器及其制备方法”、申请号为202110490025.4的中国发明专利申请的分案申请。

技术领域

本申请涉及半导体技术领域，更具体地，涉及三维储存器及其制备方法。

背景技术

随着NAND闪存技术的发展，3D NAND架构可在不牺牲数据完整性的情况下扩展到更高的存储密度，从而实现更大的存储容量。

在3D NAND存储器中，通常由沟道结构构成存储阵列，并且沟道结构包括在垂直方向上的多个存储单元，从而在三维方向上形成阵列布置的存储单元(cell)。每个沟道结构的两端可分别与位线(BL)和公共源极线(CSL)连接，使沟道结构能够形成电路回路。此外，沟道结构的顶部包括一个或多个顶部选择晶体管，并通过该顶部选择晶体管控制沟道结构中电路的接通或者切断。

为实现3D NAND存储器编程、读取或者擦除等操作，顶部选择晶体管通常由对应的栅极层控制。现有技术中，当对应的栅极层对顶部选择晶体管施加电压时，顶部选择晶体管会存在被编程或者擦除的风险。换言之，顶部选择晶体管的阈值电压Vt会产生漂移，从而使顶部选择晶体管的功能异常或失效，进而影响三维存储器的电气性能。

发明内容

本申请提供了一种三维存储器的制备方法。该制备方法包括：在衬底上形成包括交替叠置的电介质层和牺牲层的叠层结构；形成贯穿叠层结构的沟道结构；形成至少一个选择栅极层，其中，选择栅极层的材料包括多晶硅；形成贯穿叠层结构并延伸至衬底的栅极缝隙；以及经由栅极缝隙，将选择栅极层与衬底之间的牺牲层置换为栅极层，其中，栅极层的材料包括金属。

在一些实施方式中，该方法还可包括形成贯穿至少一个牺牲层的顶部选择栅切口，其中，形成至少一个选择栅极层包括：经由顶部选择栅切口，将至少一个牺牲层置换为至少一个选择栅极层。

在一些实施方式中，形成贯穿叠层结构的沟道结构可包括：形成贯穿叠层结构的沟道孔，以及在沟道孔的侧壁上依次形成功能层和沟道层，以形成沟道结构；其中，经由顶部选择栅切口，将至少一个牺牲层置换为至少一个选择栅极层包括：经由顶部选择栅切口，依次去除至少一个牺牲层和功能层的与至少一个牺牲层对应的部分，以形成选择栅极间隙；以及在选择栅极间隙的内壁上形成绝缘层，并在形成有绝缘层的选择栅极间隙内形成选择栅极层。

在一些实施方式中，绝缘层的材料可包括氧化硅，选择栅极层的材料可包括掺杂的多晶硅。

在一些实施方式中，形成沟道结构还可包括：在沟道孔的底部形成外延层；在沟道孔的侧壁和外延层的远离衬底的表面形成功能层；以及在功能层的表面形成与外延层相接触的沟道层。

在一些实施方式中，形成沟道结构之后，该方法还可包括：在形成有功能层和沟道层的沟道孔内形成绝缘填充层；以及在绝缘填充层的远离衬底的端部形成与沟道层相接触的沟道插塞。

在一些实施方式中，在形成沟道结构之后，该方法还可包括：形成盖帽层，以覆盖沟道结构和叠层结构的远离衬底的表面。

在一些实施方式中，形成贯穿至少一个牺牲层的顶部选择栅切口可包括：形成贯穿盖帽层和至少一个牺牲层、并延伸至电介质层的顶部选择栅切口。

在一些实施方式中，经由栅极缝隙，将选择栅极层与衬底之间的牺牲层置换为栅极层还可包括：经由栅极缝隙去除选择栅极层与衬底之间的牺牲层，以形成栅极间隙；以及在栅极间隙内填充金属材料，以形成栅极层。