[发明专利]存储器内计算宏排列的方法、计算机可读介质及电子装置

说明书

本申请提出一种存储器内计算宏排列的方法、计算机可读介质及电子装置。所述用于存储器内计算宏排列的方法包括：获得存储器内计算宏的数目的信息及存储器内计算宏中的每一个的维度的信息；获得指定神经网络的指定卷积层的输入通道的数目及输出通道的数目的信息；以及根据存储器内计算宏的数目、存储器内计算宏中的每一个的维度、指定神经网络的指定卷积层的输入通道的数目及输出通道的数目来确定用于对存储器内计算宏进行排列的存储器内计算宏排列，以用于对输入通道应用卷积运算以产生输出通道。

技术领域

本申请涉及一种用于存储器内计算(compute-in-memory，CIM)宏排列的方法及非暂时性计算机可读介质以及电子装置。

背景技术

CIM是一种用于对流行且广泛使用的冯诺依曼(von-Neumann)处理器/架构内的带宽与计算不匹配问题进行解决的技术。可通过将存储器与计算组合在同一区块中来解决带宽不匹配问题。然而，由于卷积神经网络的高计算要求，将使用并且应使用多个CIM宏，但多个CIM宏的水平/垂直比率是固定的且无法根据用于不同卷积计算的不同数目的输入通道及输出通道来进行调整，且所述固定的比率不会针对计算功率/能量度量而进行优化。

发明内容

本申请提出一种CIM宏排列的方法及非暂时性计算机可读介质以及电子装置。

根据示例性实施例中的一个，所述用于CIM宏排列的方法包括：获得CIM宏的数目的信息及所述CIM宏中的每一个的维度的信息；获得指定神经网络的指定卷积层的输入通道的数目及输出通道的数目的信息；以及根据所述CIM宏的所述数目、所述CIM宏中的每一个的所述维度、所述指定神经网络的所述指定卷积层的所述输入通道的所述数目及所述输出通道的所述数目来确定用于对所述CIM宏进行排列的CIM宏排列，以用于对所述输入通道进行卷积运算以产生所述输出通道。

根据示例性实施例中的一个，电子装置包括CIM宏及处理电路。所述CIM宏基于所述CIM宏的数目、所述CIM宏中的每一个的维度、以及指定神经网络的指定卷积层的输入通道的数目及输出通道的数目而排列成预定的CIM宏排列。所述处理电路被配置成：在经排列的所述CIM宏中加载权重；以及将一个输入特征图的多个输入通道输入到具有加载的所述权重的经排列的所述CIM宏中，以进行用于产生多个输出特征图中的一个的输出激活的卷积运算。

根据示例性实施例中的一个，所述非暂时性计算机可读介质存储程序，所述程序使计算机获得CIM宏的数目的信息及所述CIM宏中的每一个的维度的信息；获得指定神经网络的指定卷积层的输入通道的数目及输出通道的数目的信息；以及根据所述CIM宏的所述数目、所述CIM宏中的每一个的所述维度、所述指定神经网络的所述指定卷积层的所述输入通道的所述数目及所述输出通道的所述数目来确定用于对所述CIM宏进行排列的CIM宏排列，以用于对所述输入通道进行卷积运算以产生所述输出通道。

然而，应理解，此发明内容可能不包含本申请的所有方面及实施例，且因此并不意指以任何方式进行限制或局限。另外，本申请将包括对所属领域中的技术人员来说显而易见的改善及修改。

附图说明

包括附图以提供对本申请的进一步理解，且附图被并入本说明书中并构成本说明书的一部分。附图示出本申请的实施例，且与说明一同用于阐释本申请的原理。

图1示出卷积神经网络(convolutional neural network，CNN)中的卷积。

图2示出根据本申请示例性实施例中的一个的用于CIM宏排列的所提出方法的流程图。

图3示出根据本申请示例性实施例中的一个的不同CIM宏排列。

图4示出根据本申请示例性实施例中的一个的卷积运算。

图5示出根据本申请示例性实施例中的一个的垂直CIM宏排列。

图6示出根据本申请示例性实施例中的一个的水平CIM宏排列。