[发明专利]存储器内计算宏排列的方法、计算机可读介质及电子装置

权利要求书

1.一种存储器内计算宏排列的方法，包括：

获得多个存储器内计算宏的数目的信息及所述多个存储器内计算宏中的每一个的维度的信息；

获得指定神经网络的指定卷积层的多个输入通道的数目及多个输出通道的数目的信息；以及

根据所述多个存储器内计算宏的所述数目、所述多个存储器内计算宏中的每一个的所述维度、所述指定神经网络的所述指定卷积层的所述多个输入通道的所述数目及所述多个输出通道的所述数目来确定用于对所述多个存储器内计算宏进行排列的存储器内计算宏排列，以用于对所述多个输入通道进行卷积运算以产生所述多个输出通道。

2.根据权利要求1所述的方法，其中所述根据所述多个存储器内计算宏的所述数目、所述多个存储器内计算宏中的每一个的所述维度、以及所述指定神经网络的所述指定卷积层的所述多个输入通道的所述数目及所述多个输出通道的所述数目来确定所述存储器内计算宏排列的步骤包括：

根据延迟、能量消耗及利用率来确定能够实行多个滤波器与所述多个输入通道的卷积的所述存储器内计算宏排列。

3.根据权利要求2所述的方法，其中所确定的所述存储器内计算宏排列提供所述多个存储器内计算宏的垂直维度的总和，所述多个存储器内计算宏适于以最小次数实行所述多个滤波器与所述指定卷积层的所述多个输入通道的所述卷积，以用于批量加载所述多个输入通道。

4.根据权利要求2所述的方法，其中所确定的所述存储器内计算宏排列提供所述多个存储器内计算宏的水平维度的总和，所述多个存储器内计算宏适于以最小次数实行所述多个滤波器与所述指定卷积层的所述多个输入通道的所述卷积，以用于批量加载所述多个滤波器。

5.根据权利要求2所述的方法，

其中所述延迟与动态随机存取存储器延迟、用于将权重加载到所述多个存储器内计算宏中的延迟以及所述多个存储器内计算宏的处理时间中的至少一个相关联，

其中所述能量消耗与用于存取至少一个存储器的能量成本相关联，所述至少一个存储器包括与所述多个存储器内计算宏位于同一芯片中的芯片上静态随机存取存储器以及位于所述芯片之外的动态随机存取存储器，且

其中所述利用率是所述多个存储器内计算宏的已使用部分对所有所述多个存储器内计算宏的比率。

6.一种电子装置，包括：

多个存储器内计算宏，其中所述多个存储器内计算宏基于所述多个存储器内计算宏的数目、所述多个存储器内计算宏中的每一个的维度、以及指定神经网络的指定卷积层的多个输入通道的数目及多个输出通道的数目而排列成预定的存储器内计算宏排列；以及

处理电路，被配置成：

在经排列的所述多个存储器内计算宏中加载权重；以及

将一个输入特征图的多个输入通道输入到具有加载的所述权重的经排列的所述多个存储器内计算宏中，以进行用于产生多个输出特征图中的一个的输出激活的卷积运算。

7.根据权利要求6所述的电子装置，

其中所述处理电路基于所述预定的存储器内计算宏排列、多个滤波器的数目、所述多个滤波器中的每一个的多个内核中的每一内核的高度及宽度以及所述多个滤波器中的每一滤波器中的所述多个内核的数目来在经排列的所述多个存储器内计算宏中加载所述多个滤波器的所述权重，其中每一滤波器的所述多个内核中的每一个分别被应用于所述指定神经网络的所述指定卷积层的所述多个输入通道中的对应一个。

8.根据权利要求6所述的电子装置，

其中所述处理电路将所述多个滤波器中的每一个逐列加载到经排列的所述多个存储器内计算宏中。

9.根据权利要求6所述的电子装置，

其中所述处理电路基于每一内核的所述高度及所述宽度以及经排列的所述多个存储器内计算宏的水平维度的总和来判断是否在经排列的所述多个存储器内计算宏中批量加载所述多个滤波器的所述权重。

10.一种非暂时性计算机可读介质，存储程序，所述程序使计算机：

获得多个存储器内计算宏的数目的信息及所述多个存储器内计算宏中的每一个的维度的信息；

获得指定神经网络的指定卷积层的多个输入通道的数目及多个输出通道的数目的信息；以及

根据所述多个存储器内计算宏的所述数目、所述多个存储器内计算宏中的每一个的所述维度、所述指定神经网络的所述指定卷积层的所述多个输入通道的所述数目及所述多个输出通道的所述数目来确定用于对所述多个存储器内计算宏进行排列的存储器内计算宏排列，以用于对所述多个输入通道进行卷积运算以产生所述多个输出通道。