[发明专利]具有低电磁干扰噪声的SiC沟槽栅IGBT器件及制备方法

说明书

本发明提供一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件及制备方法，属于功率半导体器件技术领域。主要用于在不提高器件生产成本、不增加额外工艺流程、不牺牲器件其他性能的前提下，提升栅极电阻对IGBT开启过程的控制能力，降低器件电压突变dV/dt及电流突变dI/dt噪声。与传统沟槽栅SiC IGBT元胞结构相比，本发明新型SiC元胞结构通过在部分P+欧姆接触区和N+源区上覆盖氧化层和多晶硅栅，在不影响米勒电容C_GC的前提下，增加器件的栅极到发射极寄生氧化层电容C_GE，有效抑制栅极自充电效应，在IGBT开启过程中实现低损耗及低电磁干扰噪声，降低IGBT模块产生的传导干扰及辐射干扰，增强电力系统运行可靠性。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件。

背景技术

作为第三代宽禁带半导体材料的代表之一，碳化硅(Silicon Carbide，SiC)材料具有比硅材料更宽的禁带宽度(3倍)，更高的临界电场(10倍)、更高的载流子饱和漂移速度(2倍)、更高的热导率(2.5倍)等优点，是制备高压电力电子器件绝佳的材料，在大功率、高温、高压及抗辐照电力电子领域有广阔的应用前景。

具有电导调制效应的SiC IGBT器件集成了MOS场控结构的高可控性和双极型结构开态大电流能力两方面优点，具有导通损耗低、阻断电压高、开关速度高及开关损耗低等特性。SiC IGBT主要有平面栅和沟槽栅两种。SiC平面栅IGBT相邻P阱区间存在JFET效应，使其正向导通电压显著增大；SiC沟槽栅IGBT导电沟道垂直，无需在表面制作导电沟道，且不存在相邻P阱区之间的JFET结构，相比于SiC平面栅IGBT，元胞尺寸更紧凑，沟道密度和近表面载流子浓度更高，正向导通压降更低，损耗更低。

随着母线电压的增加和开关频率的提高，电路系统对沟槽栅IGBT低电磁干扰(EMI)噪声的要求也随之提高。在沟槽栅IGBT的开启过程中，栅电容的充电电流除栅极驱动电流外，还包括由非平衡少子积累在栅氧附近产生的自充电位移电流，自充电位移电流越大，沟槽栅IGBT器件开启过程产生的EMI噪声(dV_CE/dt、dI_CE/dt噪声和续流二极管反向恢复dV_KA/dt噪声)就越大，栅电阻R_g对IGBT开启过程的控制能力逐渐减弱。

在沟槽栅IGBT设计中，一种方案是通过降低非平衡少子积累在栅氧附近的速率或降低栅-集电极电容C_GC来减小自充电位移电流，进而达到抑制EMI噪声的目的，但该方案可能导致器件正向导通压降等参数的退化；另一种方案是保持栅-集电极电容C_GC不变，增加栅-发射极电容C_GE实现抑制EMI噪声的目的，但已有降低C_GC和C_GE比值的器件结构需要复杂的工艺过程实现。

因此，现亟需一种SiC沟槽栅IGBT器件结构，能在不提高器件生产成本、不增加额外工艺流程、不牺牲器件其他性能的前提下，增加器件的栅-发射极电容C_GE，降低SiC沟槽栅IGBT器件的EMI噪声，防止电路发生串扰，增强电力系统运行时的可靠性。

发明内容

本发明的目的是提出一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件，通过在部分N+接触区和P+接触区上覆盖氧化层和多晶硅栅，增加栅极与发射极的重叠面积，起到增加C_GE电容的作用，并且由于N+接触区和P+接触下方存在接地的Pbase区，起到屏蔽作用，不会导致米勒电容C_GC的增加，进而满足不提高器件生产成本、不增加额外工艺流程、不牺牲器件其他性能的前提下，降低器件EMI噪声，防止电路发生串扰，增强电力系统运行时可靠性的要求。

为实现上述发明目的，本发明技术方案如下：