[发明专利]具有低电磁干扰噪声的SiC沟槽栅IGBT器件及制备方法在审
| 申请号: | 202210520596.2 | 申请日: | 2022-05-13 |
| 公开(公告)号: | CN114975612A | 公开(公告)日: | 2022-08-30 |
| 发明(设计)人: | 李轩;吴阳阳;赵汉青;娄谦;邓小川;张波 | 申请(专利权)人: | 电子科技大学 |
| 主分类号: | H01L29/417 | 分类号: | H01L29/417;H01L29/423;H01L29/739;H01L21/28;H01L21/331 |
| 代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 敖欢 |
| 地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 电磁 干扰 噪声 sic 沟槽 igbt 器件 制备 方法 | ||
1.一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件,其特征在于包括:P型衬底(10)、位于P型衬底上方的N型缓冲层(9)、位于N型缓冲层(9)上方的N型漂移层(8)、位于N型漂移层(8)上方的电荷存储层CSL(7)、位于电荷存储层CSL(7)内部的P型屏蔽层Pshield(6),位于电荷存储层CSL(7)上方的P型基区Pbase(5)、位于P型基区Pbase(5)上方的P+接触区(4)和N+接触区(3)、P型屏蔽层Pshield(6)上方和器件顶部都设有氧化层(2),氧化层(2)上方设有多晶硅栅(1);所述多晶硅层栅(1)和氧化层(2)覆盖P+接触区(3)和N+接触区(4)顶部的部分区域;P+接触区(3)和N+接触区(4)表面被多晶硅层栅(1)和氧化层(2)部分覆盖,集电极(11)位于器件下方且与P型衬底(10)形成欧姆接触,发射极(12)位于器件上方且与部分N+接触区(3)和P+接触区(4)形成欧姆接触。
2.根据权利要求1所述的一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件,其特征在于:P+接触区(3)和N+接触区(4)表面被多晶硅层栅(1)和氧化层(2)覆盖的区域面积、与未被多晶硅层栅(1)和氧化层(2)覆盖的区域面积的比值选自1:1、2:1、1:2、3:1、1:3、4:1、1:4、5:1、1:5其中一种。
3.根据权利要求1所述的一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件,其特征在于:在P+接触区(3)和N+接触区(4)表面上方、多晶硅层栅(1)下方的氧化层(2)的厚度,等于器件体内氧化层(2)的厚度。
4.根据权利要求1~3任意一项所述的一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件,其特征在于:所述氧化层(2)为SiO2或高K介质。
5.根据权利要求1~3任意一项所述的一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件,其特征在于:所述器件中各掺杂类型相应变为相反的掺杂,即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
6.根据权利要求1~5任意一项所述的一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件,其特征在于:所述器件材料为SiC材料。
7.权利要求1~5任意一项所述的一种具有低电磁干扰噪声的SiC沟槽栅IGBT器件的制备方法,其特征在于包括以下步骤:
第一步:清洗外延片,在漂移区上外延生长电荷存储层CSL,并进行平坦化;
第二部:以氧化层为注入阻挡层,离子注入形成P型基区Pbase区、P+接触区和N+接触区;
第三步:刻蚀沟槽;
第四步:槽底离子注入形成P型屏蔽层Pshield;
第五步:干氧氧化生成栅氧化层;
第六步:淀积多晶硅并进行表面平坦化;
第七步:光刻图形化多晶硅和氧化层;
第八步:淀积场氧化层;
第九步:光刻通孔,淀积金属,并形成欧姆接触电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210520596.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





