[发明专利]半导体装置的形成方法

说明书

本公开涉及半导体装置的形成方法。金属氮化物扩散阻障层可被包含在钴基结构及钌基结构之间，以减少、最小化及/或防止钴与钌的混合。金属氮化物扩散阻障层可包括氮化钴(CoN_x)、氮化钌(RuN_x)、或具有键离解能大于钴对钴的键离解能(Co‑Co)的另一种金属氮化物，且可因此作为钴迁移及扩散到钌中的强阻障。此外，相较于例如氮化钛(TiN)、氮化钨(WN)及氮化钽(TaN)的其他材料，氮化钴及氮化钌具有较低的电阻率。因此，金属氮化物扩散阻障层能够最小化钴扩散及混入钌基的内连线结构，且保持内连线结构的低接触电阻。这可提高半导体装置性能、可提高半导体装置产率、并且可进一步减小内连线结构尺寸。

技术领域

本发明实施例是关于一种半导体结构，特别是关于一种具有金属氮化物扩散阻障的半导体结构。

背景技术

电子装置(例如，处理器、存储器)可包括各个半导体装置(例如，晶体管、电容器、电阻器)通过内连线结构互连的各种中间层及后端层或区域。内连线结构可包括金属化层(也称作导线)、连接金属化层的导孔、接触插塞、及/或沟槽等。可在称作双镶嵌制程的相同制造制程期间形成沟槽和导孔。在双镶嵌制程中，使用导孔先制制程(via-firstprocedure)或沟槽先制制程(trench-first procedure)来蚀刻导孔及沟槽。然后，在相同的沉积操作(例如电镀)中用导电材料填充沟槽及导孔

发明内容

本发明实施例提供一种半导体装置的形成方法，包括：形成凹槽在装置的介电层中；其中凹槽形成在导电结构上方，使得凹槽中的底表面位于凹槽及导电结构之间的界面；及其中导电结构包括第一材料；使用联氨对凹槽中的底表面进行表面处理操作，以在底表面上形成扩散阻障层；其中扩散阻障层包括第一材料的氮化物；及沉积一层第二材料在凹槽中的扩散阻障层上方，以在导电结构上方形成内连线结构。

本发明实施例提供一种半导体装置的形成方法，包括：形成开口，穿过装置的第一介电层到装置的第二介电层中的导电结构，其中导电结构包括第一材料；进行下列组合的一个或多个循环，以在开口中的底表面上形成扩散阻障层：对底表面进行表面处理操作：及在表面处理操作的步骤之后，进行第二材料的前驱物的沉积操作：其中扩散阻障层包括第二材料的氮化物；及沉积一层第二材料在开口中的扩散阻障层上方，以形成内连线结构在导电结构上方。

本发明实施例提供一种半导体装置，包括：导电结构，被包括于装置的第一介电层中，包括第一导电材料；内连线结构，被包括于装置的第二介电层中，包括一层第二导电材料；及扩散阻障层，位于导电结构及内连线结构之间，包括第一导电材料的氮化物或第二导电材料的氮化物。

附图说明

本公开的各面向从以下详细描述中配合附图可最好地被理解。应强调的是，依据业界的标准做法，各种部件并未按照比例绘制且仅用于说明的目的。事实上，为了清楚讨论，各种部件的尺寸可任意放大或缩小。

图1是在其中可实现本文所述的系统及/或方法的例示性环境的视图。

图2是本文所述的例示性电子装置的一部分的视图。

图3是本文所述的电子装置的例示性部分的视图。

图4A、图4B、图4C、图4D、图4E是本文所述的例示性实施方式的视图。

图5是本文所述的电子装置的例示性部分的视图。

图6A、图6B、图6C、图6D、图6E是本文所述的例示性实施方式的视图。

图7是本文所述的电子装置的例示性部分的视图。

图8A、图8B、图8C、图8D、图8E是本文所述的例示性实施方式的视图。

图9是本文所述的电子装置的例示性部分的视图。

图10A、图10B、图10C、图10D、图10E是本文所述的例示性实施方式的视图。