[发明专利]一种集成芯片的加工制备工艺在审
申请号: | 202210492026.7 | 申请日: | 2022-05-06 |
公开(公告)号: | CN114899114A | 公开(公告)日: | 2022-08-12 |
发明(设计)人: | 谢维 | 申请(专利权)人: | 江苏鼎茂半导体有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L21/52;H01L21/78 |
代理公司: | 北京箐昱专利代理事务所(普通合伙) 16105 | 代理人: | 刘烨姗 |
地址: | 215000 江苏省苏州市工*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成 芯片 加工 制备 工艺 | ||
1.一种集成芯片的加工制备工艺,其特征在于:包括,
S1:获取Wafer,将Wafer作为衬底;
S2:确定蚀刻区域,将不同封装体放置于Wafer衬底上,描绘蚀刻区域;
S3:进行蚀刻,将获描绘后蚀刻区域,在Wafer上进行蚀刻,其中蚀刻后可放置芯片数量至少为一个;
S4:在蚀刻区域内,放置对应的芯片;
S5:对放置后的芯片进行加工。
2.根据权利要求1所述的一种集成芯片的加工制备工艺,其特征在于:S2中,描绘的蚀刻区域与封装体的形状大小一致。
3.根据权利要求1所述的一种集成芯片的加工制备工艺,其特征在于:S3中,蚀刻后的Wafer具有凹槽,其中,凹槽的深度与放置的芯片高度一致,当芯片放置完成后,芯片的顶壁与Wafer的顶壁处于同一个平面内。
4.根据权利要求3所述的一种集成芯片的加工制备工艺,其特征在于:凹槽的深度为1.0-1.7um,且P刻蚀工艺刻蚀到衬底的宽度为10-25um。
5.根据权利要求1所述的一种集成芯片的加工制备工艺,其特征在于:S5中,对放置后的芯片进行加工:
第一步:生成钝化层,用于对芯片进行覆盖加固定;
第二步:利用涂布光刻胶,显影,曝光,蚀刻,露出需要电性连接的区域;
第三步:金属溅射,然后再次重复步骤二,实现最终的电气连接;
第四步:进行划片,将集成封装体独立出来。
6.根据权利要求5所述的一种集成芯片的加工制备工艺,其特征在于:其中,第一步中,钝化层为二氧化硅,且二氧化硅的厚度为10~100μm。
7.根据权利要求5所述的一种集成芯片的加工制备工艺,其特征在于:其中,第二步中,利用等离子增强化学气相沉积设备在芯片表面沉积一层厚度在500-3000A之间的透明绝缘层。
8.根据权利要求7所述的一种集成芯片的加工制备工艺,其特征在于:透明绝缘层的材料为Si3N4、SiO2和Al2O3料中的一种或多种。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏鼎茂半导体有限公司,未经江苏鼎茂半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210492026.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造