[发明专利]半导体装置结构

说明书

一种半导体装置结构，包含多个通道结构的堆叠于半导体鳍片上方，以及栅极堆叠包绕此些通道结构。半导体装置结构同样包含源极/漏极外延结构相邻于此些通道结构，以及隔离结构环绕半导体鳍片。半导体鳍片的突出部分自隔离结构的顶表面突出。半导体装置结构还包含嵌入外延结构相邻于半导体鳍片的突出部分的第一侧表面。

技术领域

本发明实施例涉及一种半导体装置结构，尤其涉及一种嵌入(embedded)外延结构。

背景技术

半导体集成电路(integrated circuit；IC)产业经历了快速成长。现代科技在集成电路材料与设计上的进步已产生了好几世代的集成电路，其中每一世代与上一世代相比都具有更小、更复杂的电路。

在集成电路的发展过程中，功能密度(functional density)(也就是说，单位芯片面积的互连装置数目)大抵上会增加而几何尺寸(geometry size)(也就是说，可使用制造工艺生产的最小元件(或线))却减少。此微缩化的过程总体上会增加生产效率并降低相关成本而提供助益。

然而，此微缩化的进步增加了集成电路加工和制造的复杂度。由于集成电路部件尺寸不断缩小，集成电路的制造工艺也不断变得更难以执行。因此，如何以越来越小的尺寸形成可靠的半导体装置仍是一个挑战。

发明内容

本发明实施例提供一种半导体装置结构，包括多个通道结构的堆叠，于半导体鳍片上方；栅极堆叠，包绕此些通道结构；源极/漏极外延结构，相邻于此些通道结构；隔离结构，环绕半导体鳍片，其中半导体鳍片的突出部分自隔离结构的顶表面突出；以及嵌入外延结构，相邻于半导体鳍片的突出部分的第一侧表面。

本发明实施例提供一种半导体装置结构，包括通道结构，于半导体鳍片上方；栅极堆叠，包绕通道结构；第一外延结构，连接至通道结构；隔离结构，环绕半导体鳍片；以及第二外延结构，自半导体鳍片的侧表面延伸，其中第一外延结构与第二外延结构垂直地重叠。

本发明实施例提供一种半导体装置结构的形成方法，包括形成鳍片结构于半导体基板上方；使用隔离结构环绕鳍片结构的下部；形成栅极堆叠横跨鳍片结构的一部分；部分地移除隔离结构以露出鳍片结构的下部的侧表面；形成第一外延结构于鳍片结构上；以及形成第二外延结构于鳍片结构的下部的侧表面上。

附图说明

由以下的详细叙述配合所附附图，可最好地理解本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用于说明。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本发明实施例的特征。

图1A以及图1B是根据一些实施例，示出形成半导体装置结构的一部分的工艺的各种阶段的俯视示意图。

图2A、图2B、图2C以及图2D是根据一些实施例，示出形成半导体装置结构的一部分的工艺的各种阶段的剖面示意图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J以及图3K是根据一些实施例，示出形成半导体装置结构的一部分的工艺的各种阶段的剖面示意图。

图4A、图4B、图4C、图4D以及图4E是根据一些实施例，示出形成半导体装置结构的一部分的工艺的各种阶段的剖面示意图。

图5是根据一些实施例，示出形成半导体装置结构的一部分的工艺的中间阶段的剖面示意图。

图6是根据一些实施例，示出形成半导体装置结构的一部分的工艺的中间阶段的剖面示意图。

图7是根据一些实施例，示出形成半导体装置结构的一部分的工艺的中间阶段的剖面示意图。

图8是根据一些实施例，示出半导体装置结构的一部分的俯视示意图。

图9A、图9B、图9C以及图9D是根据一些实施例，各自示出半导体装置结构的嵌入外延结构的侧视示意图。