[发明专利]半导体装置

说明书

公开了半导体装置。所述半导体装置包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。

本专利申请要求于2021年6月28日在韩国知识产权局提交的第10-2021-0083780号韩国专利申请的优先权，所述韩国专利申请全部内容通过引用包含于此。

技术领域

本公开涉及半导体装置和制造其的方法，具体地，涉及包括场效应晶体管的半导体装置和/或制造其的方法。

背景技术

半导体装置可包括由金属氧化物半导体场效应晶体管(MOS-FET)组成的集成电路。为了满足对具有小图案尺寸和精简设计规范的半导体装置的日益增长的需求，MOS-FET正在等比例缩小。MOS-FET的等比例缩小可导致半导体装置的操作特性的劣化。因此，正在进行各种研究以克服与半导体装置的等比例缩小相关联的技术限制并提供高性能半导体装置。

发明内容

发明构思的实施例提供了包括具有改进性能的堆叠式晶体管的半导体装置和制造其的方法。

发明构思的实施例提供了在制造半导体装置期间容易地形成具有改进性能的堆叠式晶体管的方法以及由此制造的半导体装置。

根据发明构思的实施例，一种半导体装置可包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上，下沟道图案具有第一侧和与第一侧背对的第二侧，上沟道图案具有第三侧和与第三侧背对的第四侧；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。

根据发明构思的实施例，一种半导体装置可包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；栅电极，在上沟道图案上以覆盖上沟道图案和下沟道图案；下源极/漏极图案，在栅电极的第一侧并连接到下沟道图案；上源极/漏极图案，在栅电极的第一侧并连接到上沟道图案；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。

附图说明

图1是示出根据发明构思的实施例的半导体装置的平面图。

图2是沿图1的线A-A'和B-B'截取的剖视图，图3是沿图1的线C-C'截取的剖视图。

图4是示出根据发明构思的实施例的第一阻挡图案与第二阻挡图案之间的势垒的概念图。

图5、图7、图9、图11、图13、图15、图17、图19、图21和图23是示出根据发明构思的实施例的制造半导体装置的方法并且对应于图1的线A-A'和B-B'的剖视图。

图6、图8、图10、图12、图14、图16、图18、图20、图22和图24是示出根据发明构思的实施例的制造半导体装置的方法并且对应于图1的线C-C'的剖视图。

图25是示出根据发明构思的实施例的半导体装置并且对应于图1的线A-A'和B-B'的剖视图。

图26是示出根据发明构思的实施例的半导体装置并且对应于图1的线C-C'的剖视图。