[发明专利]一种碳化硅槽栅功率MOSFET器件及制备方法

说明书

本发明提供了一种碳化硅槽栅功率MOSFET器件及制备方法。本发明使用n型柱包裹侧壁p型柱构成一种侧壁超结电场调制区来改善SiC功率槽栅MOSFET电学性能。本发明侧壁超结电场调制区使得沟槽底部周围电场均匀，从而起到了进一步缓解沟槽底部拐角处高场强，保护了栅氧化层。通过改变n型柱与栅极之间的距离，选取一组最优距离使得击穿电压与比导通电阻之间很好地折中。并且由n型柱包裹层与侧壁p型柱构成的侧壁超结电场调制区具有的p‑n结的面积较SiC全超结槽栅MOSFET结构小，从而导致新结构的栅‑漏电荷Q_gd比传统SiC全超结槽栅MOSFET结构的栅‑漏电荷Q_gd略小。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种具有N型柱包裹P柱层的碳化硅槽栅功率MOSFET器件。

背景技术

随着SiC功率MOSFET器件广泛地应用于电力电子系统中，其可能需要应用于更加严苛的环境场合，如高温、高压、高频、强辐照等。SiC功率MOSFET器件将面临一系列可靠性问题，将阻碍SiC功率MOSFET器件及其功率系统的快速发展。其中，SiC功率MOSFET器件按照结构分布主要分为两大类：横向结构的MOSFET、纵向结构的MOSFET。相较于横向结构的MOSFET而言，纵向结构中的槽栅MOSFET结构由于没有JFET区，将降低器件比导通电阻。然而，槽栅MOSFET结构在器件阻断时由于栅氧化层电场过高，影响器件的可靠性。因此，器件设计者应设计出新的结构来解决槽栅MOSFET结构栅氧化层高电场的问题，保证槽栅MOSFET器件可靠工作尤为重要。并且当SiC功率MOSFET器件工作于电力电子系统中的开关电路中时，SiC功率MOSFET器件长时间承受电应力使得寄生体二极管发生双极退化，导致SiC功率MOSFET器件动态损耗过大，制约了SiC功率MOSFET器件高频应用。针对在高频工作下SiC功率MOSFET器件的动态损耗过大的可靠性问题，尤其是SiC功率MOSFET器件的比导通电阻与栅-漏电荷之间的折中关系。因此，急需设计低动态损耗的SiC功率MOSFET新型器件结构具有重要意义。

发明内容

本发明的主要目的在于提供一种具有N型柱包裹P柱层的碳化硅槽栅功率MOSFET器件结构，以解决现有技术中的碳化硅槽栅MOSFET器件结构在高压情况下沟槽拐角处高电场问题。以及碳化硅槽栅MOSFET器件长时间承受电应力使得寄生体二极管发生双极退化，导致SiC功率MOSFET器件动态损耗过大，制约了SiC功率MOSFET器件高频应用的可靠性问题。

本发明一种具有N型柱包裹p柱层的碳化硅槽栅功率MOSFET器件结构，传统全超结SiC槽栅MOSFET器件通过多外延生长，在n型漂移层上形成超结结构。而该结构特点主要包括p⁺-SiC埋层、n型电流扩散层(NCSL)、p型柱(p-pillar)和包裹p-pillar的n型柱(n-pillar)。通过在SF₆/O₂气体环境中使用电感耦合等离子体刻蚀，在n型外延层上形成深条纹沟槽，进而构成一定厚度的n型柱。采用沟槽填充外延生长方法制备p型柱，在外延生长后，通过研磨和抛光将外延生长的晶片减薄至外延晶片初始厚度，使晶片表面变平，然后在表面平坦的晶片上生长一层n型电流扩散层(NCSL)。NCSL形成后，制造一定尺寸(两p型柱之间的距离)的掩膜版对NCSL进行掩膜，并在掩膜版两边通过离子注入的形式生成两侧p⁺-SiC埋层区。

作为优选，所述的在n型外延层上形成深条纹沟槽，进而构成一定厚度的n型柱的掺杂浓度为6.0×10¹⁶cm^-3，侧边厚度为24.0μm。

作为优选，所述的在n型外延层上形成深条纹沟槽，进而构成一定厚度的n型柱的掺杂浓度为6.0×10¹⁶cm^-3，底部包裹厚度为1.0μm。

作为优选，所述的沟槽填充外延生长方法制备一定厚度的p型柱的掺杂浓度为2.0×10¹⁶cm^-3，厚度为24.0μm。