[发明专利]一种新型IGBT器件的制备工艺

说明书

本发明提供一种新型IGBT器件的制备工艺，在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入。本发明的有益效果是采用平面栅结构和沟槽栅结构的混合结构，在保证器件静态参数基本不变的情况下达到更高的耐短路能够力和更加优化的动态特性。

技术领域

本发明属于半导体器件领域，尤其是涉及一种新型IGBT器件的制备工艺。

背景技术

现有方案中IGBT器件正面结构主要采用沟槽栅结构，发展趋势是采用更高的沟槽密度来实现器件正向导通压降的降低，但是与此同时也带来了饱和电流过大和短路能力较差的问题，各个供应商均在努力改善优化器件这部分的问题，以期达到提升性能的同时也提升器件的鲁棒性。

现有沟槽栅IGBT器件原胞结构都采用垂直的沟道，部分产品采用微沟槽结构，目标是提高电流密度，优化器件的导通特性，降低芯片面积。主要厂商的量产产品多采用均匀分布的沟槽，个别厂商采用非均匀分布原胞布局。但此种结构由于沟槽密度高、电流密度高，导致饱和电流过大，抗短路能力差。

发明内容

鉴于上述问题，本发明提供一种新型IGBT器件的制备工艺，以解决现有技术存在的以上或者其他前者问题。

为解决上述技术问题，本发明采用的技术方案是：一种新型IGBT器件的制备工艺，在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入。

进一步的，进行多晶硅掺杂、刻蚀，形成平面栅区域的步骤中，包括以下步骤：

进行多晶硅沉积、掺杂，形成多晶硅栅；

对多晶硅栅进行光刻：依次进行涂胶、曝光、显影，形成平面栅区域；

对多晶硅栅进行刻蚀，去除平面部分的暴露的多晶硅；

去除光刻胶。

进一步的，进行多晶硅沉积、掺杂，形成多晶硅栅步骤中，通过CVD方式进行多晶硅的沉积、掺杂，多晶硅沉积厚度为3000-20000A，掺杂浓度为1E16-1E22cm-3。

进一步的，在衬底上进行沟槽刻蚀步骤中，进行沟槽刻蚀及栅极氧化，形成沟槽，并在沟槽侧壁及顶部平面部分形成栅极氧化层，包括以下步骤：

进行第一介质层沉积：在衬底上沉积一层第一介质层；

沟槽层光刻：在第一介质层上进行涂胶、曝光、显影，形成沟槽区域；

对第一介质层进行刻蚀，去除沟槽区域的第一介质层；

去除沟槽层光刻时的光刻胶；

进行沟槽刻蚀；

去除第一介质层；

进行栅极氧化，形成栅极氧化层。

进一步的，进行沟槽刻蚀步骤中，刻蚀深度为1um-10um，沟槽侧壁角度为85°-95°。

进一步的，进行栅极氧化，形成栅极氧化层步骤中，通过热氧化方式或CVD方式形成栅极氧化层，栅极氧化层厚度为200-5000A。

进一步的，进行P阱及N阱注入步骤中，其中，P阱注入包括以下步骤：

P阱注入，注入剂量为1E12-1E16，注入能量30keV-160keV；

P阱推进，形成具有一定深度的P阱，深度范围为2um-7um。

进一步的，P阱推进后，进行N阱注入，N阱注入包括以下步骤：

N阱光刻，依次进行涂胶、曝光、显影，形成N阱区域；

N阱注入；