[发明专利]集成电路和半导体存储系统

说明书

本公开涉及一种集成电路和半导体存储系统。该集成电路包括驱动性能控制电路和数据输出电路。驱动性能控制电路被配置为基于多段数据的数据模式来生成驱动性能控制信号。数据输出电路被配置为基于驱动性能控制信号来控制反映到多段数据中的每一个的驱动性能。

相关申请的交叉引用

本申请要求2021年5月10日向韩国知识产权局提交的申请号为10-2021-0060050的韩国专利申请的优先权，其全部内容通过引用合并于本文中。

技术领域

各种实施例总体上涉及集成电路和半导体存储系统，更具体地，涉及基于内部时钟信号来输出数据的集成电路以及包括该集成电路的半导体存储系统。

背景技术

通常，包括半导体装置和半导体存储装置的集成电路可以通过从外部主机装置接收信号来执行各种电路操作。集成电路可以输出通过各种电路操作而获得的数据。数据输出电路可以用于输出数据，而集成电路可以安装有数据输出电路。

由于各种原因，在输入到集成电路的数据和从集成电路输出的数据中可能会发生抖动。数据中的抖动可以指数据从逻辑“低(L)”电平转变为逻辑“高(H)”电平或数据从逻辑“H”电平转变为逻辑“L”电平的时间发生偏差的现象。当在数据中发生抖动时，可能会降低数据的可靠性。

造成数据中的抖动的原因有三个。

第一个原因是由于系统影响而发生抖动。由于系统影响引起的抖动可以取决于系统的操作和结构而发生，并且可以由串扰、阻抗失配等引起。第二个原因是由于数据本身而发生抖动。由于数据本身引起的抖动可以取决于发送和接收的数据的模式而发生，并且可以由符号间干扰、占空比失真等引起。第三个原因是由于随机噪声而发生抖动。由于随机噪声引起的抖动可以取决于反射到信号的噪声，并且可以由热噪声、粉红噪声等引起。

近年来，为了克服与数据中发生抖动相关的问题，可以在集成电路的内部安装校准电路、均衡电路等。然而，校准电路或均衡电路可以具有相对较大的电路尺寸和较多的消耗驱动电流。因此，校准电路或均衡电路不可避免地成为电路设计的负担因素。

发明内容

在本公开的一个实施例中，一种集成电路可以包括：驱动性能控制电路，其被配置为基于多段数据的数据模式来生成与该多段数据中的每一个相对应的驱动性能控制信号；以及数据输出电路，其被配置为基于内部时钟信号来顺序地输出该多段数据以及基于该驱动性能控制信号来控制反映到该多段数据的每一个的驱动性能。

在一个实施例中，当相同逻辑电平的连续数据包括在该多段数据的数据模式中时，该驱动性能控制电路可以激活与该相同逻辑电平的连续数据的数量相对应的多个驱动性能控制信号。

在本公开的实施例中，一种半导体存储系统可以包括主机装置，其被配置为提供步骤设置信息。所述半导体存储系统还可以包括半导体存储装置。该半导体存储装置可以包括：驱动性能控制电路，其被配置为基于多段数据的数据模式来生成与该多段数据中的每一个相对应的驱动性能控制信号。该半导体存储装置还可以包括数据输出电路，该数据输出电路被配置为基于内部时钟信号来顺序地输出该多段数据以及基于该驱动性能控制信号来控制反映到该多段数据中的每一个的驱动性能。可以基于步骤设置信息来设置半导体存储装置的驱动性能控制步骤。

附图说明

通过结合附图进行的以下详细描述，将更清楚地理解本公开主题的上述和其他方面、特征和优点，其中：

图1是示出根据本公开的实施例的集成电路的结构的框图；

图2是示出根据本公开的实施例的集成电路的结构的框图；

图3是示出图2的数据同步电路的结构的电路图；

图4是示出图2的数据驱动电路的结构的电路图；

图5是示出图2的向下驱动性能控制电路的结构的电路图；