[发明专利]集成电路和半导体存储系统

权利要求书

1.一种集成电路，包括：

驱动性能控制电路，其基于多段数据的数据模式来生成与所述多段数据中的每一个相对应的驱动性能控制信号；以及

数据输出电路，其：基于内部时钟信号来顺序地输出所述多段数据，以及基于所述驱动性能控制信号来控制反映到所述多段数据中的每一个的驱动性能。

2.根据权利要求1所述的集成电路，其中，所述内部时钟信号包括与所述多段数据相对应并且彼此具有不同相位的多个相位时钟信号。

3.根据权利要求2所述的集成电路，其中，所述数据输出电路包括：

数据同步电路，其基于所述多个相位时钟信号来同步所述多段数据；以及

数据驱动电路，其通过与所述驱动性能控制信号相对应的驱动性能来驱动并输出所述数据同步电路的输出信号。

4.根据权利要求3所述的集成电路，其中，所述数据同步电路包括：

采样电路，其通过所述多个相位时钟信号对所述多段数据进行采样，以生成与所述多段数据的逻辑电平相对应的多段采样数据；以及

耦接电路，其耦接所述采样电路的输出信号以输出同步数据。

5.根据权利要求3所述的集成电路，其中，所述驱动性能控制信号包括向上驱动性能控制信号和向下驱动性能控制信号，以及其中，所述数据驱动电路包括：

向上驱动电路，其基于所述向上驱动性能控制信号来控制数据移动路径的向上驱动性能；以及

向下驱动电路，其基于所述向下驱动性能控制信号来控制所述数据移动路径的向下驱动性能。

6.根据权利要求1所述的集成电路，其中，所述驱动性能控制信号包括向上驱动性能控制信号和向下驱动性能控制信号，以及其中，所述驱动性能控制电路包括：

向下驱动性能控制电路，其基于所述多段数据的所述数据模式中的第一逻辑电平的连续数据来激活所述向下驱动性能控制信号；以及

向上驱动性能控制电路，其基于所述多段数据的所述数据模式中的第二逻辑电平的连续数据来激活所述向上驱动性能控制信号。

7.根据权利要求3所述的集成电路，其中，所述驱动性能控制电路：当相同逻辑电平的连续数据包括在所述多段数据的所述数据模式中时，激活与所述相同逻辑电平的连续数据的数量相对应的多个驱动性能控制信号。

8.根据权利要求7所述的集成电路，其中，所述多个驱动性能控制信号包括多个向上驱动性能控制信号和多个向下驱动性能控制信号，以及其中，所述数据驱动电路包括：

多个向上驱动电路，其基于所述多个向上驱动性能控制信号来逐步地控制数据移动路径的向上驱动性能；以及

多个向下驱动电路，其基于所述多个向下驱动性能控制信号来逐步地控制所述数据移动路径的向下驱动性能。

9.根据权利要求7所述的集成电路，其中，所述多个驱动性能控制信号包括多个向上驱动性能控制信号和多个向下驱动性能控制信号，以及其中，所述驱动性能控制电路包括：

向下驱动性能控制电路，其基于所述多段数据的所述数据模式中的第一逻辑电平的连续数据的数量，来顺序地激活所述多个向下驱动性能控制信号；以及

向上驱动性能控制电路，其基于所述多段数据的所述数据模式中的第二逻辑电平的连续数据的数量，来顺序地激活所述多个向上驱动性能控制信号。

10.根据权利要求9所述的集成电路，其中，所述多个向下驱动性能控制信号包括第一向下驱动性能控制信号和第二向下驱动性能控制信号，以及其中，所述向下驱动性能控制电路包括：

第一向下驱动性能控制电路，其基于所述多段数据的所述数据模式中的所述第一逻辑电平的所述连续数据来激活所述第一向下驱动性能控制信号；以及

第二向下驱动性能控制电路，其基于所述第一向下驱动性能控制信号的激活部分和延迟的第一向下驱动性能控制信号的激活部分来激活所述第二向下驱动性能控制信号。