[发明专利]一种新型浮结碳化硅功率器件的D-JTE终端结构及其制备方法

权利要求书

1.一种新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，包括：

提供一N+衬底；

在所述N+衬底的一侧表面制作至少一层外延结构；所述外延结构包括：第一N-外延层、以及在所述第一N-外延层远离所述N+衬底的一侧表面进行离子注入后形成的浮结p区和JTE；其中，所述浮结p区位于有源区，所述JTE位于终端区，且所述JTE包括第一JTE区和第二JTE区；

在所述至少一层外延结构远离所述衬底的一侧表面生长第二N-外延层，并在所述第二N-外延层内制作表面终端；

在所述第二N-外延层远离所述衬底的一侧表面生长氧化层；

在所述第二N-外延层远离所述衬底的一侧表面制作第一电极，并在所述N+衬底远离所述外延结构的一侧表面制作第二电极，所述第一电极与所述氧化层相触。

2.根据权利要求1所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，所述外延结构采用如下步骤制得：

利用化学气相沉积CVD工艺，在所述N+衬底的一侧表面生长第一N-外延层；

在所述第一N-外延层远离所述N+衬底的一侧表面进行有源区Al离子注入，形成浮结p区；

在所述第一N-外延层远离所述N+衬底的一侧表面进行终端区Al离子注入，形成第二JTE区；

在所述第一N-外延层远离所述N+衬底的一侧表面进行终端区离子注入，形成第一JTE区。

3.根据权利要求1所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，所述N+衬底的掺杂浓度为1×10¹⁸～1×10²⁰cm^-3，沿垂直于N+衬底所在平面的方向，所述N+衬底的厚度为50～400μm。

4.根据权利要求1所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，所述外延结构中第一N-外延层的掺杂浓度为1×10¹⁴～5×10¹⁶cm^-3，沿垂直于N+衬底所在平面的方向，所述第一N-外延层的厚度为2～20μm。

5.根据权利要求1所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，所述浮结p区的掺杂浓度为1×10¹⁶～1×10²⁰cm^-3；

所述浮结p区包括多个沿第一方向排列的浮结，所述第一方向为有源区指向终端区的方向；其中，在所述第一方向上，所述浮结的宽度为1～5μm、相邻两个所述浮结的间距为1～5μm。

6.根据权利要求5所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，所述第二JTE区掺杂浓度为1×10¹⁶～1×10¹⁸cm^-3，所述第一JTE区掺杂浓度高于所述第二JTE区掺杂浓度。

7.根据权利要求6所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，沿垂直于N+衬底所在平面的方向，所述第一JTE区的厚度为0.3～1.5μm，所述第一JTE区在所述第一方向上的宽度为5～300μm。

8.根据权利要求7所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，沿垂直于N+衬底所在平面的方向，所述第二JTE区的厚度为0.5～2.0μm，所述第二JTE区在所述第一方向上的宽度为10～500μm。

9.根据权利要求1所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，所述第一电极为欧姆接触或肖特基接触，所述第二电极为欧姆接触。

10.一种新型浮结碳化硅功率器件的D-JTE终端结构，其特征在于，由上述权利要求1-9任一所述的新型浮结碳化硅功率器件的D-JTE终端结构制备方法制得。