[发明专利]扇出型封装方法和扇出型封装器件

说明书

本申请公开了一种扇出型封装方法和扇出型封装器件，扇出型封装方法包括：提供载板；在所述载板上设置多个芯片，且相邻所述芯片之间具有间隙；在至少部分所述间隙内形成胶粘部；在所述载板设有所述芯片的一侧形成塑封部；其中，所述塑封部至少连续覆盖所述芯片以及所述胶粘部背离所述载板一侧。扇出型封装器件包括：多个芯片，相邻所述芯片之间具有间隙；胶粘部，位于至少部分所述间隙内；塑封部，至少连续覆盖所述芯片以及所述胶粘部的同一侧。本申请提供的扇出型封装方法和扇出型封装器件，能够避免在相邻芯片之间的间隙处的塑封部产生裂缝。

技术领域

本申请涉及半导体封装技术领域，特别是涉及一种扇出型封装方法和扇出型封装器件。

背景技术

本部分的描述仅提供与本说明书公开相关的背景信息，而不构成现有技术。

FO PoS(Fan Out Package on Substrate，在基板上的扇出型封装)是一种将不同的芯片嵌入到环氧塑封料(EMC)中，并分配空间的封装方式。为了实现多种功能组合，扇出型封装通常包括多晶粒(Multi die)。

当扇出型封装产品包括多个晶粒时，晶粒之间会具有较小的缝隙。多个晶粒通常使用塑封层进行封装，然而研磨塑封层后，在缝隙处易产生裂缝，从而破坏产品的整体结构，影响后期可靠性测试。

应该注意，上面对技术背景的介绍只是为了方便对本说明书的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本说明书的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

本申请主要解决的技术问题是提供一种扇出型封装方法和扇出型封装器件，能够避免在相邻芯片之间的间隙处的塑封部产生裂缝。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型封装方法，包括：

提供载板；

在所述载板上设置多个芯片，且相邻所述芯片之间具有间隙；

在至少部分所述间隙内形成胶粘部；

在所述载板设有所述芯片的一侧形成塑封部；其中，所述塑封部至少连续覆盖所述芯片以及所述胶粘部背离所述载板一侧。

进一步地，所述在至少部分所述间隙内形成胶粘部的步骤，包括：

在所述间隙的长度方向的一端进行点胶，胶液沿所述长度方向填充所述间隙以形成所述胶粘部；其中，所述长度方向与所述间隙相邻的所述芯片的侧面相平行。

进一步地，所述胶粘部包括远离所述载板的第一表面，所述第一表面向靠近所述载板的方向凹陷，所述第一表面与所述载板之间的最小高度大于或等于所述芯片厚度的90％。

进一步地，所述胶粘部在所述长度方向上凸出于所述间隙的两端，且凸出部分的长度大于或等于所述间隙的宽度的10％。

进一步地，所述进行点胶前，还包括：预热所述载板和所述胶液；

所述进行点胶后，还包括：烘烤所述胶液使其固化。

进一步地，所述在所述载板上设置多个芯片和所述在至少部分所述间隙内形成胶粘部之间，还包括：

烘烤所述载板设有所述芯片的一侧；

对所述载板设有所述芯片的一侧进行等离子体表面处理。

进一步地，所述提供载板和所述在所述载板上设置芯片之间，还包括：

在所述载板上涂布临时胶层，用于粘合所述芯片和所述载板；

所述在所述载板上设置多个芯片和所述在至少部分所述间隙内形成胶粘部之间，还包括：