[发明专利]半导体装置

说明书

本发明的目的在于提供半导体装置，能够抑制分离区域的反转层的形成，抑制从高压电路区域向分离区域、晶体管元件区域的漏电流。一种半导体装置，其具有设置在半导体衬底上的高压电路区域、晶体管元件区域、对所述晶体管元件区域和所述高压电路区域进行元件分离的分离区域、以及包含多列导电体的电容耦合型场板，其中，在俯视观察所述半导体装置时，所述电容耦合型场板以横穿所述晶体管元件区域并且包围所述高压电路区域的方式配置，所述电容耦合型场板的所述多列导电体中的至少1列具有截断部，该截断部将所述导电体截断而使之不连续。

技术领域

本发明涉及一种具有高压电路区域、晶体管元件区域、对晶体管元件区域和高压电路区域进行元件分离的分离区域、以及包含多列导电体的电容耦合型场板的半导体装置。

背景技术

IGBT、功率MOSFET等功率器件除了用于马达控制用逆变器以外，还用于PDP(等离子体显示面板)、液晶面板等电源用途、空调或照明这样的家电用逆变器等多个领域。近年来，随着LSI(大规模集成电路)技术的进步，用于AC400V系的工业用电源等的高达1200V级的高耐压半导体装置(高耐压IC)被实用化。

使用将低侧驱动电路、高侧驱动电路、承担控制信号的电平上升/电平下降功能的电平移位电路内置于一个芯片中的、高耐压的栅极驱动器IC即HVIC(High VoltageIntegrated Circuit：高压集成电路)。图19是专利文献1的图1所记载的半导体装置的半导体区域的俯视图，示出电平移位元件的一般的HVIC的俯视图。如图19所例示的那样，高压电路区域(高侧驱动电路)被搭载于第1半导体区域(N扩散区域42b)，该第1半导体区域的外周被高耐压分离区域32b包围。

已知有搭载有后述的图18的高电位侧电路部110等的高压电路区域和对应于后述的图18的HVNMOS 101、102的电平移位电路的高耐压LDMOSFET(Laterally DiffusedMetal-Oxide-Semiconductor Field-Effect Transistor：横向扩散型金属氧化物半导体场效应晶体管。有时也简称为高耐压LDMOS)等形成在相同的半导体衬底上的结构的HVIC。在HVIC中，专利文献1、专利文献2所记载的高耐压分离区域由表面降场(RESURF：REducedSURface Field)分离结构形成。此外，高耐压分离区域的第1半导体区域和成为高耐压LDMOS的第2半导体区域利用由专利文献3所记载的环状沟槽、专利文献4所记载的沟槽分离结构等的沟槽分离、专利文献1、专利文献5的P-狭缝区域所记载的PN结分离等构成的分离区域相互电分离。

专利文献1：日本特开平9-283716号公报

专利文献2：国际公开第2018/051412号

专利文献3：日本特开2018-195640号公报

专利文献4：日本特开2004-349296号公报

专利文献5：日本特开2018-117069号公报

图18示出专利文献5的图5所记载的内置有电平移位元件的通常的HVIC的电路结构。图18所示的HVIC 100是驱动电桥电路120的例如形成一相的IGBT 121、122的高电位侧(上臂)的IGBT 121的栅极驱动器IC。电桥电路120串联连接在主直流电源的正极侧的电位(电源电位)Vdc与作为负极侧的公共电位COM之间。