[发明专利]半导体装置

说明书

本公开提出一种半导体装置。半导体装置包括第一通道区、第二通道区以及第一绝缘鳍片，第一绝缘鳍片插入在第一通道区与第二通道区之间。第一绝缘鳍片包括下部以及上部。下部包括填充材料。上部包括：第一介电层，在下部上，第一介电层为第一介电材料；第一盖层，在第一介电层上，第一盖层为第二介电材料，第二介电材料不同于第一介电材料；以及第二介电层，在第一盖层上，第二介电层为第一介电材料。

技术领域

本发明实施例涉及一种半导体装置及其形成方法，尤其涉及一种多栅极装置及其形成方法。

背景技术

半导体装置被用于各种电子应用中，例如个人电脑、手机、数字相机以及其他电子设备。一般通过在半导体基板上依序沉积绝缘或介电层、导电层以及半导体层材料以制造半导体装置，并使用光刻对各种材料层进行图案化，以在其上形成电路组件及元件。

半导体产业通过持续减小最小部件尺寸以持续提高各种电子组件(例如晶体管、二极管、电阻、电容等)的整合密度，其允许将更多组件整合至给定区域中。然而，随着最小部件尺寸的减小，出现了应解决的额外问题。

发明内容

本发明一些实施例提供一种半导体装置，包括：第一通道区以及第二通道区，第一通道区以及第二通道区在基板上方；以及第一绝缘鳍片，在基板上，第一绝缘鳍片插入(interposed)在第一通道区与第二通道区之间，第一绝缘鳍片包括：下部，包括填充材料；以及上部，包括：第一介电层，在下部上，第一介电层为第一介电材料；第一盖层，在第一介电层上，第一盖层为第二介电材料，第二介电材料不同于第一介电材料；以及第二介电层，在第一盖层上，第二介电层为第一介电材料。

本发明另一些实施例提供一种半导体装置，包括：第一源极/漏极区，在第一半导体鳍片上；第二源极/漏极区，在第二半导体鳍片上；以及第一绝缘鳍片，在第一源极/漏极区以及第二源极/漏极区之间，第一绝缘鳍片包括：底部，底部包括衬层以及填充材料，填充材料插入在衬层的侧壁之间；以及顶部，在底部上，顶部包括：第一高介电常数介电层；第二高介电常数介电层，在第一高介电常数介电层的内侧壁之间；以及第一盖层，在第一高介电常数介电层以及第二高介电常数介电层之间。

本发明又一些实施例提供一种形成半导体装置的方法，包括：在第一半导体鳍片以及第二半导体鳍片之间形成衬层；在衬层上方形成填充材料；凹蚀衬层以及填充材料，以在衬层以及填充材料上方定义第一开口；在第一开口的侧壁上以及底表面上形成第一高介电常数介电层；在第一高介电常数介电层上形成第一盖层；以及在第一盖层上形成第二高介电常数介电层。

附图说明

以下将配合所附图示详述本公开的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小单元的尺寸，以清楚地表现出本公开的特征。

根据本公开的一些实施例，图1以三维视图示出纳米结构场效晶体管(nanostructure field-effect transistors,nano-FETs)的示例。

根据本公开的一些实施例，图2至图4、图5A至图5C、图6A至图6C、图7A至图7C、图8A至图8F、图9A至图9B、图10A至图10B、图11A至图11B、图12A至图12B、图13A至图13F、图14A至图14E、图15A至图15C、图16A至图16C、图17A至图17C、图18A至图18C、图19A至图19C、图20A至图20C、图21A至图21C、图22A至图22C、图23A至图23C、图24A至图24C以及图25A至图25F为纳米FETs于制造中间阶段的剖面图。

附图标记如下：

50:基板

52:堆叠

54:半导体层

56:半导体层

58:掩模