[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式提供一种能够增大半导体层内的晶粒的粒径的半导体装置及其制造方法。根据一实施方式，半导体装置具备衬底、及设置在所述衬底上且包含第1晶粒之第1半导体层。所述装置还具备设置在所述第1半导体层的表面的第1膜。所述装置还具备第2半导体层，该第2半导体层设置在所述第1膜的表面，通过所述第1膜内的开口部而设置在所述第1半导体层的表面，包含第2晶粒，且包含在存储单元内；且所述第2晶粒的粒径大于所述开口部内的所述第2半导体层的宽度的最大值。

[相关申请的交叉参考]

本申请享有以日本专利申请2021-152533号(申请日：2021年9月17日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

在制造半导体装置时，有时期望增大半导体层内的晶粒的粒径。该情况下，问题是如何形成这种半导体层。

发明内容

本发明要解决的问题在于，提供一种能够增大半导体层内的晶粒的粒径的半导体装置及其制造方法。

根据一实施方式，半导体装置具备衬底、及设置在所述衬底上且包含第1晶粒的第1半导体层。所述装置还具备设置在所述第1半导体层的表面的第1膜。所述装置还具备第2半导体层，该第2半导体层设置在所述第1膜的表面，且通过所述第1膜内的开口部而设置在所述第1半导体层的表面，包含第2晶粒，且包含在存储单元内；且所述第2晶粒的粒径大于所述开口部内的所述第2半导体层的宽度的最大值。

附图说明

图1是表示第1实施方式的半导体装置的构造的剖视图。

图2是表示第1实施方式的半导体装置的构造的放大剖视图。

图3～图9是表示第1实施方式的半导体装置的制造方法的剖视图。

图10是表示第1实施方式的半导体装置的构造的剖视图。

图11是表示第1实施方式的半导体装置的制造方法的剖视图。

图12是表示第1实施方式的半导体装置的构造的剖视图。

图13是表示第1实施方式的变化例的半导体装置的制造方法的剖视图。

图14是表示第1实施方式的变化例的半导体装置的构造的剖视图。

图15是用来对第1实施方式的晶粒P的粒径D进行说明的剖视图。

图16是表示第2实施方式的半导体装置的构造的剖视图。

具体实施方式

以下，参考附图来说明本发明的实施方式。图1～图16中，对于相同的构成标注相同的符号，省略重复的说明。

(第1实施方式)

图1是表示第1实施方式的半导体装置的构造的剖视图。

本实施方式的半导体装置具备衬底1、层间绝缘膜2、源极层3、层间绝缘膜4、栅极层5、多个绝缘层6、多个电极层7、层间绝缘膜8、多个存储器绝缘膜11、多个通道半导体层12、及多个狭缝绝缘膜13。本实施方式的半导体装置例如为三维存储器。源极层3为第1半导体层的例子，存储器绝缘膜11为第1膜的例子，通道半导体层12为第2半导体层的例子。

衬底1例如为Si(硅)衬底等半导体衬底。图1中示出与衬底1的表面平行且相互垂直的X方向及Y方向、以及与衬底1的表面垂直的Z方向。本说明书中，将+Z方向作为上方向，将-Z方向作为下方向。-Z方向可与重力方向一致，也可与重力方向不一致。Z方向为特定方向的例子。