[发明专利]半导体器件的制作方法以及半导体器件

说明书

本申请提供了一种半导体器件的制作方法以及半导体器件，该半导体器件的制作方法包括：提供衬底，衬底包括高压器件区以及低压器件区；在高压器件区上形成第一栅极，在低压器件区上形成第二栅极；至少在第一栅极的裸露表面上以及第二栅极的裸露表面上形成介质层，位于第一栅极的侧壁上的介质层的厚度为第一厚度，位于第二栅极的侧壁上的介质层的厚度为第二厚度，第一厚度大于第二厚度。本申请的半导体器件的制作方法解决了高压器件区热载流子注入效应较大使得半导体器件的性能退化或者损伤的技术问题。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法以及半导体器件。

背景技术

现有技术中，半导体器件中的高压(High Voltage，HV)器件区以及低压(LowVoltage，LV)器件区的栅侧墙均是氧化层-氮化层结构，随着半导体器件的关键尺寸收缩，栅侧墙也会随着较小，这会增强高压器件区的热载流子注入效应(Hot Carrier InjectionEffect，HCI)，使得半导体器件的性能退化或者损伤。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体器件的制作方法以及半导体器件，以解决现有技术中高压器件区的HCI影响半导体器件性能的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，包括：提供衬底，所述衬底包括高压器件区以及低压器件区；在所述高压器件区上形成第一栅极，在所述低压器件区上形成第二栅极；至少在所述第一栅极的裸露表面上以及所述第二栅极的裸露表面上形成介质层，位于所述第一栅极的侧壁上的所述介质层的厚度为第一厚度，位于所述第二栅极的侧壁上的所述介质层的厚度为第二厚度，所述第一厚度大于所述第二厚度。

可选地，至少在所述第一栅极的裸露表面上以及所述第二栅极的裸露表面上形成介质层，包括：在所述衬底、所述第一栅极以及所述第二栅极的裸露表面上依次叠置第一介质子层、第二介质子层以及第三介质子层；去除部分的所述第三介质子层，保留位于所述第一栅极的侧壁上的所述第三介质子层；去除部分的所述第二介质子层，保留位于所述第一栅极的侧壁上以及位于所述第二栅极的侧壁上的所述第二介质子层，所述第一介质子层、保留的所述第二介质子层以及保留的所述第三介质子层构成所述介质层。

可选地，去除部分的所述第三介质子层，包括：向所述第二栅极表面上的所述第三介质子层注入预定元素，注入所述预定元素后的所述第三介质子层形成介质疏松层；去除所述介质疏松层、位于所述衬底的表面上的所述第三介质子层以及位于所述第一栅极的远离所述衬底的表面上的所述第三介质子层。

可选地，向所述第二栅极表面上的所述第三介质子层注入预定元素，包括：在位于所述第一栅极表面上的所述第三介质子层的裸露表面上形成牺牲层；向未被所述牺牲层遮挡的所述第三介质子层注入所述预定元素，得到所述介质疏松层；去除所述牺牲层。

可选地，所述第一介质子层包括氧化硅，所述第二介质子层包括氮化硅，所述第三介质子层包括氧化硅。

可选地，所述预定元素为惰性元素。

根据本申请的另一个方面，还提供了一种半导体器件，包括：衬底，包括高压器件区以及低压器件区；第一栅极和第二栅极，所述第一栅极位于所述高压器件区上，所述第二栅极位于所述低压器件区上；介质层，至少覆盖所述第一栅极以及所述第二栅极，位于所述第一栅极的侧壁上的所述介质层的厚度为第一厚度，位于所述第二栅极的侧壁上的所述介质层的厚度为第二厚度，所述第一厚度大于所述第二厚度。